가산기, 감산기 회로실험 예비보고서

소개글

대학교 실험과목 레포트입니다.

목차

없음

본문내용

실험 제목
가산기, 감산기 회로실험
실험 목적
반가산기와 전가산기의 논리와 회로를 이해한다.
반감산기와 전감산기의 논라와 회로를 이해한다.
가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다.
기본 이론
1) 가산 회로
가장 간단한 산술 연산 회로는 2진수의 가산기이다. 이것은 반가산기(half adder)와 전가산기(full adder)로 구성되어 있다.
A. 반가산기
반가산기란 1비트의 데이터 A, B만을 가산할 수 있는 회로이다. 에 나타냈다. 이 회로는 하위 자리의 자리 올림 입력(캐리)을 바아들이는 일은 없다. 가산기의 최하위 자리 가산에만 사용할 수 있다.
와 같이 XOR 게이트 출력이 sum으로 되고 AND 게이트 출력이 carry 출력으로 된다.
반가산기의 진리표와 회로
B. 전가산기
에 나타내었다.
S=1, Co=1로 된다는 것은 명백한 것이다.
의 카르노도이다. 합계값 S는 XOR게이트로 된다는 것을 할 수 있을것이다. 그러나 이것을 확인하기 위해 논리식을 유도해보도록 하면.
S= CiA’B’ + Ci’A’B + CiAB + Ci’AB’ = Ci(A’B’ + AB) + Ci’(A’B + AB’)
= Ci(A’B + AB’)’ + Ci’(A’B + AB’) = Ci(A B)’ + Ci’(A B)
= Ci A B
다음에 자리 올림 출력 Co에 관해서는 다음과 같이 정리할 수 있다.

참고 자료

없음