verilog로 짠 mips 다중사이클 데이터패스 명령어추가

소개글

verilog로 짠 mips 다중사이클 데이터패스 명령어추가

목차

1. MIPS Assembly Language -> Machine Language

2. Verilog Code - capture

3. Testbench Code (testbench1.v)

4. Simulation Result & Description

본문내용

4. Simulation Result & Description
-> (0 ps ~ 40,000 ps) 까지의 시간이다.
먼저 노란 박스의 명령어가 subi $sp, $sp, 8 이다. $sp가 1024를 가리키는 것을 볼 수 있고 ALU_Result 값이 8이 빠져서 3단계에서 1016이 됨을 알 수 있다. 그 후 4 단계 때 write가 일어나 그 뒤의 명령어에서 data_B의 내용이 1016이 됨을 볼 수 있고 subi 명령어가 제대로 동작하고 있음을 알 수 있다.
빨간색 박스는 2개의 sw명령어 수행 단계인데 4($sp)인 1020에 ra값인 60을 저장하는 것이다. 이미 초기 값에 넣어 주었기 때문에 $ra값이 변화되지 않음을 볼 수 있다. 그리고 $a0또한 이미 초기 값에 편의상 넣어 주었기 때문에 변화되지 않고 5로 유지 됨을 볼 수 있다.
파란색 박스는 slti 명령어 수행인데 rt인 $v0가 0으로 초기화 되어있지만 slti에서 5가 immediate값인 1보다 크기 때문에 1로 set되지 않고 0으로 유지 되어 있는 것을 알 수 있다.
하얀색 박스는 beq 명령어이다. PC값이 20에서 32로 branch된 것을 보면 정확히 수행되고 있다는 것을 알 수 있다.

참고 자료

없음