연산증폭기 (OP AMP)

소개글

연산증폭기
연산증폭기의 원리

목차

목적

실험 이론
-IC 연산 증폭기
-부귀환 조절
-요약
-실험 도구
-실험 방법
-비반전 증폭기
-반전 가산기로서의 연산증폭기

실험결과
-반전 증폭기
-비반전 증폭기
-반전 가산기로서의 연산증폭기

비고 및 고찰

본문내용

연산증폭기(operational amplifier)는 출력으로부터 입력으로의 부귀환에 의해서 그 응답특성이 조절되는 고이득, 직렬형, 차동 선형증폭기이다. 연산증폭기란, 바이폴러 트랜지스터나 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 아날로그 IC(Integrated Circuit)로서 원래 아날로그 컴퓨터에서 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 기본 소자로 높은 이득을 가지는 증폭기를 말한다. 이것은 차동증폭기처럼 (+) 와 (-)로 표시된 두 개의 입력단자를 가지며 외부 되먹임 회로를 첨가하여 사용한다. (-)입력은 반전입력이며 (-)단자에 인가된 신호를 출력에서 180의 위상차가 난다. (+)입력은 비반전 입력이며 이 단에 인가된 신호는 입력과 동일한 위상으로 출력에 나타난다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다. 연산증폭기는 증폭률이 매우 크게 트랜지스터 등을 미리 연결하여 놓은 직결식 차동증폭기로서 거꾸로 되먹임(negative feedback)을 함으로서 증폭률을 조정할 수 있고 증폭율의 안정도를 높일 수 있는 이점이 있다.

참고 자료

없음