verilog를_이용한_신호등_설계_파형_분석_및_고찰

소개글

디지털 시스템 설계 시간에 간단한 프로젝트로 내주신 사거리 신호등 설계 프로젝트입니다. verilog HDL 언어를 이용하여 구현하였고, 그에따른 파형 및 고찰까지 상세하게 적혀있습니다.

목차

1. verilog 코드

2. testbench

3. 파형분석

4. 하드웨어 디자인 및 state muchine

5. 고찰

본문내용

module traffic_light_controller(clk, rst, x, hwy_R, hwy_Y, hwy_G, fwy_R, fwy_Y, fwy_G);

input clk, rst;
input x;

output hwy_R, hwy_Y, hwy_G, fwy_R, fwy_Y, fwy_G;
reg hwy_R, hwy_Y, hwy_G, fwy_R, fwy_Y, fwy_G;

parameter [1:0] S0=2`b00,
S1=2`b01,
S2=2`b10,
S3=2`b11

reg [3:0] pstate, nstate;

always @(posedge clk or posedge rst)
begin
if(rst) pstate <= S0;
else pstate <=nstate;
end

always @(pstate or x)
begin
hwy_R=1`b0;
hwy_Y=1`b0;
hwy_G=1`b0;
fwy_R=1`b0;
fwy_Y=1`b0;
fwy_G=1`b0;

참고 자료

없음