전기전자기초실험 Chapter 10 Flip-Flop andCounter DesignPre-report
- 최초 등록일
- 2011.12.18
- 최종 저작일
- 2011.10
- 5페이지/
한컴오피스
- 가격 1,000원
소개글
2011년 2학기 전기전자기초실험 보고서입니다. 전부 다 영어로 작성되어 있으며, 예비보고서의 경우 주석 충분히 달려 있습니다. 베끼지 않고 작성하여, 이 자료를 쓰셔도 Cheating의 염려가 없습니다. 코딩은 직접 작성하였으며, 전부 주석이 달려 있습니다. 코딩 동작 확인하였습니다.
목차
없음
본문내용
·Flip-Flop and Counter Design
① Use verilog HDL code to express Master/Slave J-K Flip-flop
Flip-flop is the basic part of the sequential switching circuits, which means that output depends both of past and present inputs. It can save 1 bit-data. It has two inputs J and K, CLK, and two outputs Q and Q`. Q and Q` may change when CLK signal pulses(goes to 1) in specific conditions. If J=K=0, Q remains in previous state. If J=0 and K=1, Q goes to 1 regardless of previous value. If J=1 and K=0, Q goes to 0 regardless of previous value. If J=K=1, value of Q reversed(that means Q->Q`). [1]
module MS_JK_FF(J,K,clk,Q,Qn);
input J,K,clk;
output Q,Qn;
reg P,Pn;
reg Q,Qn;
always @(posedge clk)
begin
if((J==1`b1)&&(K==1`b0))
P=1`b1;
else if((J==1`b0) &&(K==1`b1))
P = 1`b0;
else if((J==1`b1)&&(K==1`b1))
P = Qn;
참고 자료
Charles H. Roth, Jr. (2006). Latches and Flip-flops, Unit 11, page 305
Charles H. Roth, Jr. (2006). Registers and Counters, Unit 12, page 330-331
Shift register[Online]. Available: http://en.wikipedia.org/wiki/Shift_register
synchronous counter[Online]. Available: http://en.wikipedia.org/wiki/Counter#Synchronous_counter
Charles H. Roth, Jr. (2006). Registers and Counters, Unit 12, page 335-337
