연세대 2011년 2학기 김태욱 교수님 전자회로1 프로젝트2 MOS amplifier design

소개글

2011년 2학기 김태욱 교수님 전자회로1 수업 프로젝트2입니다.
Gain 25dB이상, Output impedance 10미만, Gain/Power 비율을 최대화시키는 MOS 회로를 설계하는 프로젝트입니다.
회로도와 PSPICE simulation 결과, 이론값 계산과정, 결과분석이 포함되었습니다.
회로에는 Current mirror와 Cascade를 이용하여 구성하였습니다.

목차

❶ 회로설명
❷ 수학적 분석
❸ 설계과정 및 결과분석
❹ 토의 및 느낀점

본문내용

❹ 토의 및 느낀점

최종적으로 우리 조는 Output-impedance조건과 BIAS서킷의 전류와 AMP서킷의 전류비를 최대한 만족시키는 선에서 제1우선순위를 power consumption으로 맞춰진 MOSFET Amp를 설계하였다. 회로를 설계하면서, 주어진 조건들을 최적의 상태(Optimized Condition)로 만든다는 것이 상당히 어렵다는 것을 느끼게 되었다. 어느 하나의 조건만 따지면 간단하게 최대 혹은 최소로 맞출 수 있지만, 여러 가지 조건들을 만족시켜야 되었기 때문에 이 조건들 간의 적절한 Trade-Off가 이루어져야 했다. 따라서 어떤 조건을 좀 더 비중 있게 두느냐에 대한 우선순위를 먼저 정하는 것이 타당하다고 생각한다.
한 가지 이번 MOSFET Amp설계가 지난 BJT Amp와 달랐던 점은 Current Mirror를 적용하였던 것인데, 이때 -effect에 의한 Drain Current의 변화로 인하여 전류비가 차이나는 것을 어떻게 컨트롤 해줄 수 있을지였다. 이는 캐스코드단을 이용하여서 Amp의 출력 임피던스를 높여서 -effect를 최소화 시키는 것이었다. 또한 설계를 하면서 W/L비율을 현실성 있게 설정해야 된다는 것을 알았고 캐패시터의 중요한 역할을 숙지할 수 있었다.
결국 우리 조는 The higher Gain/Power 에 1순위를 두었으며, 실제로 회로설계에서 power consumption이 굉장히 큰 비중을 차지한다고 생각하기 때문이다. 실제 회로에서는 MOSFET소자 하나만을 쓰지 않고 여러 개가 연결된 다단 증폭기를 사용하기 때문에 각각의 power consumption이 합쳐진다면 상당한 전력소모가 일어나게 된다. 교수님의 말씀에 의하면 하나의 칩에 트랜지스터가 1억개 이상 들어간다고 하니... 그것들을 다 합치게 되면 전력소모는 절대로 무시할 수 없을 것이다. 따라서 각각의 power consumption을 최대한 줄여주는 것이 가장 타당하다고 생각하였다.

참고 자료

없음

압축파일 내 파일목록

Schematic5.sch
전자회로_프로젝트2.hwp