Verilog를 이용한 I2C 설계 및 동작이해

*상*

개인 판매자스토어

최초 등록일: 2012.01.04
최종 저작일: 2012.01; 24페이지/ 압축파일; 가격 2,000원

다운로드

장바구니

EasyAI가 새로운 문서 초안을 작성해 드립니다.
EasyAI란? 해피캠퍼스의 자료를 바탕으로 새로운 초안을 작성해주는 AI 서비스입니다.

지금 경험해 보기

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

소개글

Verilog를 이용한 I2C 통신 모듈 설계예제

본문내용

1. I2C 개요
1. 필립스사가 제안한 통신방식

2. 주로 제어(control)용으로 쓰임

3. 풀업 저항이 연결된 직렬 데이터(SDA)와 직렬 클럭(SCL)이라는 두 개의 양 방향 오픈 컬렉터 라인을 사용
* 클럭라인(SCL) : 동기용 클럭 신호
* 데이터라인(SDA) : Address, Data, Acknowledge, Start & Stop
* 최대 전압은 +5 V 이며, 일반적으로 +3.3V 시스템이 사용되지만 다른 전압도 가능

4. I²C 레퍼런스 디자인은 7 비트의 주소 공간을 가지며, 이 중 16개는 예약되어 있으므로, 동일한 버스에 최대 112개의 노드를 연결 가능하며, 최대 1008 노드까지(10 비트) 확장 가능

5. 전송속도
* 저속모드(Slow) : 10kbps
* 표준모드(Standard) : 100kbps
* 고속모드(Fast) : 400kbps
* 초고속모드(High-speed) : 3.4Mbps

2. 하드웨어 구성
SDA와 SCL은 모두 아래 그림과 같이 한 라인에 연결
* Rs : 내부보호회로 (보통 100 Ω)
* Rp : Pull-Up저항 (보통 4.7 kΩ)

참고 자료

The I2C Bus Specification, version 2.1, January 2000
http://www.semiconductors.philips.com/buses/i2c

압축파일 내 파일목록

I2C.docx
I2C.pdf
i2c_master_bit_ctrl.v
i2c_master_byte_ctrl.v
i2c_master_defines.v

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

시립대 전전설2 A+ 2주차 예비레포트 27페이지

Cadence Design Systems가 Open Verilog I자인한 ... 개념을 습득한다.Verilog HDL을 이용하여 반가산기, 전가산기 등을 ... 동작확인을 위한 주변장치 할당은 다음과 같다.입력 clk -> 전용클럭(
순차논리회로설계 결과레포트 10페이지

[실험결과]▣ Verilog를 이용한 간단한 상태로 설계동작 확인? ... [실험결과]▣ 레지스터 동작 실험실제 Verilog를 이용한 레지스터 설계 ... clr 신호 테스트⇒ 마지막으로 위의 사진은 clear의 동작을 테스트 해보기
서울시립대학교 전전설2 3주차 예비레포트(코딩 성공적, A+, 10점 만점 11점) 15페이지

Primitive 를 이용하여 2-input AND 게이트 설계를 진행하시오 ... 장비를 이용하여 동작을 시험하시오. ... v=kwgvU2MIq1I" https://www.youtube.com/watch
디지털시스템실험 2주차 예비보고서 4페이지

스위치)뿐만 아니라 고수준(설계, 동작)까지 설계를 할 수 있도록 허용하며 ... 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, ... Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을
충북대 디지털시스템설계 결과보고서1 3페이지

비고 및 고찰이번 실험은 1-bit Full Adder를 verilog로 ... _{i}C _{o} `=`AB`+AC _{i} `+BC _{i}Structural ... 때마다 반복적으로 동작하게 한다.Test bench 코드구동할 입력 신호인
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점) 23페이지

Primitive 를 이용하여 2-input AND 게이트 설계를 진행하시오 ... 장비를 이용하여 동작을 시험하시오. ... 테스트 벤치를 이용한 시뮬레이션으로 확인 후 장비를 이용하여 동작을 시험하시오
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+ 12페이지

참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris ... 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. ... Behavioral level 모델링, Module instantiation을 이용한
서울시립대학교 전전설2 4주차 예비레포트(코딩 성공적, A+, 10점 만점 11점) 16페이지

방법으로 설계하시오i) Behavioral level modeling(if문 ... 사용하여 Combinational Logic을 설계 및 실험한다. ... 전가산기를 다음의 두 가지 방법으로 각각 설계하시오.- 진리표ABCinCoutS0000000101010010111010001101101101011111i
5주차 예비보고서- 디지털 시스템 설계 및 실험 6페이지

이용해 설계2. ... Verilog 코딩 후 컴파일 및 시뮬레이션으로 결과 값을 확인해 본다.4 ... 기본 Line Decoder를 Verilog 코딩을 한다.3.
인하대 컴퓨터구조론 과제 mips pipeline 설계 10페이지

흐름과 각 Stage별 제어 신호 및 동작을 직접 확인 하였다.이번 명령어 ... 안한다.ⅴ) I-type instruction, J-type instruction5번째 ... 또한, main control이 명령어의 opcode를 decode 하여
(10가지 기능, 코드 전체 포함, 직접 작성한 코드, 확장성 좋은 코드)서울시립대학교 전전설2 10주차(Final) 예비레포트(코딩 매우 성공적, A+, 10점 만점 11점, 디지털 시계) 33페이지

동작의 다양성을 설계 및 구현한다.2. ... 시계의 필수 기본 동작을 포함하고, 다양한 선택 동작을 설계 및 구현한다.디스플레이 ... 수행 과제(1) Lab 2Text LCD를 이용하여 Digital Clock을
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점) 23페이지

저장을 해주었습니다.그 외의 부분은 설계 2와 동일합니다.설계 4) negedge ... 것입니다.설계 2) 세 가지 블록을 구현하여 FSM방식의 상태제어를 해주었다 ... 사용하여 Sequential Logic을 설계 및 실험한다.
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates 28페이지

전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith ... 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 ... 마찬가지로 C2는 C1을 기다려야 하며 이렇게 C0까지 내려가게 된다.
FPGA구조와 ASIC 설계 방법 실험 레포트 4페이지

해야하는 설계 방법이다.설계 전문 요원과 많은 개발 비용 및 시간이 필요하다 ... custom IC : 설계 및 layout까지 모든 작업을 직접 수작업을 ... 프로그램을 이용하여 설계하는 방식이다.
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+ 12페이지

Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 ... 작성하고 장비로 동작을 확인한다.나. ... 실험의 목적Verilog HDL 언어를 사용하여 Combinational
시립대 전전설2 [5주차 예비] 레포트 8페이지

조건문을 이용해서 인코더와 디코드를 설계하고 설계한 것을 토대로 실제 실험에서 ... Logic을 설계 및 실험1. ... PreLab 3(다음의 Verilog HDL 코드에 대하여 sel =2’b00