Op-Amp 예비보고서

소개글

인하대학교 전자공학과 A0자료입니다.

목차

1. 실험목적

2. 실험 장비 및 부품

3. 기본이론

4. 실험내용

5. 참고문헌

본문내용

증폭 회로, 비교 회로 등 아날로그 전자 회로에서 널리 쓰이고 있는 OP-AMP는 Operational Amplifier의 약자로 연산증폭기라고 한다. 원래 아날로그 계산기용으로 개발되었지만 간단하게 사용할 수 있게 되었을 때부터 증폭기뿐만 아니라 신호처리에 넓게 응용되고 있다. 수백 종류 이상의 종류가 있으며 고성능 범용 증폭기라고도 한다.

(1) 이상적인 연산증폭기
1. 전압이득이 무한대이다. (무한대로 증폭이 가능)
2. 입력저항이 무한대이다. 즉, 입력측 단자에는 전류가 거의 흐르지 않게 되는 것을 의미한다.
3. 출력저항은 0Ω이다.
4. 주파수 대역폭이 무한대이다. 주파수의 손실없이 증폭할 수 있음을 의미한다.
5. 입력 오프셋 전압이 0이다.
6. 입력 오프셋 전류가 0이다. 실제 연산증폭기에서는 1m~5mA의 미소 전류가 흐른다. 입력측에서는 미소
전류지만 Ri와 Rf의 비율에 따라 증폭하게 되면 높은 전류가 흐를 수 있다.
7. 온도에 따른 소자 파라미터 변동이 없어야 한다.

(2) 실제 연산증폭기
1. 높은 전압이득
2. 높은 입력저항
3. 낮은 출력저항
4. 넓은 주파수 대역폭
5. 오프셋 전압 및 전류가 0이 아님

(3) 가상 접지
이상적인 연산증폭기의 전압이득이 무한대이기에 증폭기 입력단자간의 전압은 0이 되며 이는 단락을 의미한다. 그러나 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 입력저항은 무한대이면서 그 양단 전압은 0이 됨을 유의해야 한다. 도입 된 가상접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.

참고 자료

김진수, 「전기전자실습」, 한국학술정보(주), 2009, pp.279-289
최동진, 「전기기초 실험 및 이론」, 청문각, 2007, pp.49-56, 141-148
stable00, http://stable00.blog.me/80026057956, OP-AMP(연산증폭기), 2006/07/06
hjo0075, http://blog.naver.com/hjo0075, 가산회로, 2004/11/04
lcw1318, http://blog.naver.com/lcw1318, 가산회로, 2009/07/07