실험 3. 가산기와 감산기(Adder & Subtractor)

소개글

아주대 논리회로실험 예비

목차

없음

본문내용

<전감산기>

- 위의 진리표에서 확인할 수 있었듯이 전가산기의 합과 전감산기의 차는 일치한다. 또한 Carry 의 숫자와 빌려온 자릿수를 뜻하는 B의 값은 인버터 관계이다. 이는 결국 논리회로에서 행해지는 연산은 결국 모두 덧셈으로 표현 할 수 있다는 것을 의미한다. 따라서 가산기와 감산기는 그 뜻 실제로는 모두 가산기로서 사용된다.

(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.
1) 4-bit parallel adder
① 논리회로 설계



<4-bit parallel adder를 도식적으로 나타낸 그림>

② 특징
- 여러 개의 자릿수로 구성된 2 진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 단 전가산기에 연결하는 구성 방법이다. 이때 n 비트 2 진수의 덧셈을 하는 2진 병렬 가산기는 1개의 반가산기와 n-1개의 전가산기가 필요하다. parallel 구성방법은 계산 시간이 빠르나 더하는 비트 수만큼 전가산기가 필요하므로 회로가 복잡하다.

참고 자료

없음