13.MOS-FET 공통 소스 증폭기

소개글

밑고 맡길수있는자료!

목차

<실험 목적>
<기초이론>

본문내용

<실험 목적>
1. MOS-FET의 드레인특성을 실험적으로 결정한다.
2. FET 증폭기에 대한 여러 가지 바이어스를 고찰한다.
3. MOS-FET 공통 소스 증폭기의 전압 이득을 측정한다.

<기초이론>

MOS-FET 는 J_FET와 마찬가지로 드레인 전류 가 게이트 전압 에 의하여 제어되는 전계효과 트랜지스터 이다. MOS-FET와 J-FET는 물리적 구조와 동작원리가 다르다. MOS-FET는 만드는 방법에 따라 공핍형(depletion type)과 증가형
(enhancement type)이 있다. MOS-FET는 J-FET보다 더 큰 입력 임피던스를 가지고 있다.

증가형 MOS-FET
그림과 같이 증가형 MOS-FET는 드레인과 소스사이에 채널이 없고 N형 드레인과 소스가 P형 기판에 의하여 분리되어 있다. 반도체 기판 위에는 얇은 이산화 실리콘 절연층(silicon dioxide)이 있고, 그 위에 게이트단자로 작용하는 금속이 증착되어 있다. 오디오접촉은 게이트, 드레인, 소스, 기판(substrate)단자를 만들어낸다. 기판단자가 내부적으로 소스와 연결되어 있으면 기판단자는 만들지 않는다. 그러므로 게이트는 FET의 기판으로부터 절연되어 있어서, 이 MOS-FET를 절연게이트 FET라 부른다. 비록 물리적으로 채널은 없지만, N채널 증가형 MOS-FET라 부른다. 게이트와 기판은 절연체에 의하여 분리되어진 캐패시터의 전극판과 같은 작용을 한다. 왼쪽의 그림과 같이 한 쪽 게이트가 기판에 접속되어 있는 경우, 게이트가 소스보다 양(+)으로 되면 충전이 된다. 게이트가 양이 되고, 드레인&소스 사이의 반도체 기판 표면에 음(-)전하가 발생하여 N채널이 만들어지면서 소스-드레인 사이에 전류가 흐르게 된다. 이는 게이트가 소스에 대하여 양일 때만 전도된다. 또 게이트와 소스 사이가 0일 때 게이트는 기판과 절연되어 있기 때문에 게이트가 기판에 대하여 양(+)이 되더라도 DC전류가 흐르지 않는 차단상태가 된다. 그러므로 높은 입력 임피던스가 된다.

참고 자료

없음