전자회로실험3 BJT 공통 에미터(CE) 증폭기 특성 예비보고서

소개글

엄청난 시간을 투자하여 작성한 보고서입니다.
당연히 A+ 받았고 보고서점수 최고점을 받았습니다.
예비실험 시뮬레이션은 물론이고 실험순서 까지도
시뮬레이션 작성하였습니다. 실험사진도 다 있고
각각의 시뮬레이션 마다 설명을 자세히 적었음은 물론
비고 및 고찰도 아주 상세하게 작성한 만큼
믿고 받으셔도 됩니다.

목차

1. 실험 목적

2. 실험 이론
1) BJT CE 증폭기 DC 바이어스 해석
2) BJT CE 증폭기 소신호 이득, 입력저항, 출력저항(midband)

3. 예비실험

4. 실험절차
1) 소신호 이득
2) 입력 저항
3) 출력 저항

본문내용

1. 실험 목적
- 커패시터 결합 BJT 공통 에미터 증폭기의 소신호 이득, 입력 저항 및 출력 저항을 측정한다.

2. 실험 이론
보통의 BJT CE(공통 에미터) 증폭기는 입력 신호가 베이스로 인가되어, 증폭된 신호가 콜렉터로 출력되며, 에미터는 degeneration resistor RE를 통해서 접지된다.

1) BJT CE 증폭기 DC 바이어스 해석
다른 BJT 혹은 MOSFET 회로와 마찬가지로 이 회로 또한 BJT를 구동시키기 위한 바이어스 회로와 신호를 입력하고 출력하기 위한 부분으로 나누어진다. DC 바이어스 회로는 BJT Q1, 저항 RB, RC 그리고 DC전원 VBB, VCC로 구성된다. 즉, 베이스 바이어스는 VBB, RB를 통해서 인가되며, 콜렉터 바이어스는 VCC, RC를 통해서 인가된다.
BJT Q1의 베이스-에미터 바이어스 루프에 대한 KVL을 적용할 경우 다음과 같은 식이 유도되며 이 식으로부터 Q1의 각 터미널 전류를 구할 수 있다.

2) BJT CE 증폭기 소신호 이득, 입력저항, 출력저항(midband)
DC 바이어스 해석을 통해서 나온 전류 값을 가지고 소신호 등가 회로 변수 값들이 결정된다.

<그림 3.1>의 BJT Q1을 <그림 3.2>의 소신호 등가회로로 대체하고 <그림 3.3>과 같은 전체 소신호 등가 회로를 구성할 수 있다. Midband()에서는 BJT 내부 커패시턴스 는 무시되고 coupling capacitor CB는 단락하면 된다. 왜냐하면 이기 때문이다. 여기서 는 각각 저주파 -3dB 주파수, 동작 주파수, 고주파 -3dB 주파수이다.
<그림 3.3> 회로를 분석하면 다음과 같이 소신호 등가 이득, 입력 저항, 출력 저항을 구할 수 있다.

참고 자료

없음