전자회로실험 전압이득이 50인 CE 증폭기 설계

소개글

제시된 설계과제를 Pspice 시뮬레이션을 통해
설계를 한 후 그에 대한 코멘트를 하였습니다.

목차

1. 설계 이론
2. 시뮬레이션 결과

본문내용

자세히 보시면 50V가 되는 부분이 바로 전압이득 50인 지점이였고, 그때의 저항값 는 약 3.25K이 나온 것을 알 수 있습니다.
위 실험을 함에 있어서 다른 변수들을 고정시키고 이미터 저항인을 조절하면 가 변하여 이득을 계산하기 힘들어 질 것 이였기 때문에 콜렉터 저항 와 함께 고정값을 주고 실험 하였습니다. 이것들은 고정 시키고 출력단의 저항 하나만을 이용하여 출력 전압을 조절 하는 시뮬레이션을 설계 하였는데 제가 생각하기에 괜찮은 방법이 아닌가 싶습니다. 이번 설계과제를 함에 있어서 소신호 이득 공식에 대한 CE증폭기의 특성을 알게 되었습니다.

참고 자료

없음