전자회로실험 출력전류 1mA인 current mirror 회로 설계 보고서

소개글

제시된 설계과제를 Pspice 시뮬레이션을 통해
설계를 한 후 그에 대한 코멘트를 하였습니다.

목차

1. 설계 이론
2. 시뮬레이션 결과

본문내용

1. 설계 이론

전류 미러 회로를 이용하면 하나의 정전류원을 여러 개로 복제할 수 있어 편리하므로 집적회로에 널리 사용된다. BJT 전류 미러는 MOS 미러와 유사한 특징으로 동작하지만 다음과 같은 두가지 차이가 있다.

1. BJT(혹은 동일하게 유한한 )의 0이 아닌 베이스 전류는 바이폴라 미러의 전류 이동 비율에 에러를 발생시킨다.
2. 전류 이동 비율은 Q1 과 Q2의 이미터-베이스 접합의 상대적인 위치에 의해 결정 된다.
베이스 전류에 영향을 받지 않을 만큼 충분히 가 큰 경우, 기준전류 는 트랜지스터 Q1과 연결된 다이오드를 통해 통과되고 Q2의 베이스와 이미터 사이에 적용되는 상응하는 전압 를 만든다. 만일 Q2가 Q1에 정합되어 있다면, 혹은 Q2의 EBJ가 Q1의 것과 같고 Q2는 Q1처럼 같은 크기의 전류 Is를 갖는다면, Q2의 컬렉터 전류는 Q1의 것과 같을 것이다. 즉,

하지만 이것이 일어나는 동안, Q2의 능동 상태에서 동작하여야 하며 이는 차례로 컬렉터 전압 Vo가 이미터 전압보다 0.3V혹은 그 이상이 유지되는 동안 지속된다.
1이 아닌 전류 전달 비율 m을 얻기 위해, 간단히 Q2의 EBJ의 면적을 Q1에 해당하는 값의 m배로 놓을 수 있다.

일반적으로 전류 전달 비율은 다음에 의해 주어진다.

참고 자료

없음