전자회로실험 전압이득 10인 CS증폭기 설계 보고서

소개글

제시된 설계과제를 Pspice 시뮬레이션을 통해
설계를 한 후 그에 대한 코멘트를 하였습니다.

목차

1. 설계 이론
2. 시뮬레이션 결과

본문내용

-와 접지 사이에 분배저항 를
이용하여 전압을 분배하여 원하는 DC Gate
전압을 얻는다.
-AC 와 DC 를 분리하기 위해 캐패시터를
입력단과 출력단에 연결한다.
-전압이득(부하연결)
Av=-gm(ro//RD//RL)

2. 시뮬레이션 결과


= 전압 이득이 10이 되는 CS증폭기를 설계하기 위해 값을 1.5K 로 하고, C1, C2값은 0.1uF, 주파수 100kHz를 인가 한 후 Source 단자를 접지로, Drain 단자를 출력, Gate 단자를 입력으로 둔 뒤에 시뮬레이션 돌린 결과 위와 같은 파형이 나왔습니다. 전압이득은 로써 약 18배의 증폭률을 보였습니다. 이를 통해 와 접지 사이에 분배저항을 이용하여 전압을 분배하여 DC Gate 전압을 얻으면 되므로 결국 값을 조정하면 된다는 결론이 나옵니다. 따라서 밑에 시뮬레이션은 값을 1.2K 로써 보다 낮추어 시뮬레이션 한 결과입니다.

참고 자료

없음