[6주차] Memory

소개글

성균관대학교 논리회로설계 실험 레포트입니다. 100% 손으로 작성하였구요 레포트 점수 만점으로A+받은 자료입니다. 정확히 레포트형식대로 쓰여졌고, VHDL코드와 시뮬레이션 스크린샷도 포함되어있습니다.주석당연히 포함이구요 코드긁어서 돌리시면 100% 돌아가는 자료입니다. A+맞으실꺼라 확신합니다.

목차

1. Purpose
가. ROM (Read Only Memory)
가. RAM (Random Access Memory)

3. Sources & Result
가. VHDL Source
나. test_banch source
다. Result Wave

4. Result Analysis
가. Input Date sheet
나. Output Date sheet
다. Read & Write property

5. Discussion

6. Reference

본문내용

1. Purpose

이번 실습시간에는 읽기와 쓰기가 가능한 RAM(Random Access Memory)을 설계해본다. RAM을 설계해보기에 앞서 ROM(Read only Memory)의 작동을 이해하고 VHDL을 이용하여 Behavioral level에서 설계를 해본다.

2. Back Ground
가. ROM (Read Only Memory)
1) What is the Rom?

<중략>

1) Many different kinds of RAM
1. DRam(Dynamic Random Access Memory)
데이터 기억소자로서 하나의 콘덴서와 트랜지스터를 사용하는 RAM이다. 기억소자 하나하나의 크기가 작기에 높은 데이터 집접도를 보일 수 있으며 소비전력이 SRAM에 비해서 상대적으로 작다는 장점이 있으며 가격 또한 저렴하다. 하지만 콘덴서의 특정상 자연 상태에서 방전이 일어나기에 주기적으로 refresh를 해줘야 한다는 단점이 있다.
2. SRam(Static Random Access Memory)
데이터 기억소자로서 Flip-Flop을 사용하는 RAM이다. Flip-Flop을 사용하게 됨으로서 방전이 일어나지 않아 데이터의 손실이 일어나지 않기에 refresh를 해줄 필요가 없다는 장점은 있으나, 그로인해 bit당 기억소자의 크기가 커지게 되고 데이터의 직접도가 다소 떨어진다는 단점이 있다. 또한 제조 원가가 높기에 주로 빠른 속도가 요구되는 cache메모리에 쓰인다.

참고 자료

www.wikipedia.org