[Flowrian] 오븐 가열 제어 회로 (FSM)의 Verilog 설계 및 검증

소개글

본 문서는 오븐 가열 제어기 회로는 오븐 내의 온도가 일정한 범위를 유지하도록
가열기를 점멸시키는 제어회로이다. Moore 타입의 유한상태머신 (FSM, Finite State
Machine) 회로로 구현한다.

설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

1. 오븐 가열 제어 회로의 Verilog 설계 및 검증

본문내용

1. 오븐 가열 제어 회로의 Verilog 설계 및 검증
동작 사양
- 오븐 가열 제어기 회로는 오븐 내의 온도가 일정한 범위를 유지하도록 가열기를 점멸시키는 제어회로이다. Moore 타입의 유한상태머신 (FSM, Finite State Machine) 회로로 구현한다.
- 오븐 가열 제어기 회로는 아래 그림과 같이 응용된다.
오븐 내에는 온도를 측정하기 위한 온도 센서와 열을 가하기 위한 히터 그리고 이들을 제어하는 제어 회로가 존재한다.
오븐으로 음식을 익힐때 내부 온도는 T min ~ T max 사이로 유지해야 한다.
오븐을 동작시키기 시작하면 히터가 ON 상태가 되면서 내부 온도는 T max 에 도달할 때까지 가열된다. 내부 온도가 T max 에 도달하면 히터가 OFF 상태가 되고, 내부 온도는 서서히 떨어지게 된다.

<중 략>

클럭 신호 clk 의 상승에지에 신호 tmin=`0` 이고 tmax=`0` 이므로 신호 heat=`1`이 되어 오븐의 가열을 시작한다.
오븐이 가열되기 시작하면 신호 tmin이 먼저 `1`이 되고, 그 다음에 신호 tmax=`1` 이 된다.
클럭신호 clk의 상승에지에 신호 tmin=`1` 이고 tmax=`1` 이 되면 신호 heat=`0`이 되어 오븐의 가열을 중단한다.

참고 자료

없음

압축파일 내 파일목록

OvenController_v1_20120810.pdf
OvenController_design_20120810.zip