[Flowrian] 16가지 연산을 수행하는 ALU 회로의 Verilog 설계 및 시뮬레이션 검증

소개글

본 문서는 ALU (Arithmetic Logic Unit) 는 2개의 이진수를 입력 받아 덧셈, 뺄셈과
같은 수학적 연산 혹은 AND, OR, NOT 과 같은 논리적 연산 등을 16 가지 연산을
수행하는 조합논리회로이다.


설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

1. 16가지 연산을 수행하는 ALU 회로의 Verilog 설계 및 검증

본문내용

1. 16가지 연산을 수행하는 ALU 회로의 Verilog 설계 및 검증
동작사양
ALU (Arithmetic Logic Unit) 는 2개의 이진수를 입력 받아 덧셈, 뺄셈과 같은 수학적 연산 혹은 AND, OR, NOT 과 같은 논리적 연산 등을 수행하는 조합회로이다.
본 문서는 아해 그림과 같은 구조의 ALU 회로를 설계한다.
연산에 사용되는 입력 데이터는 4 비트인 a, b, c 단자 3개에 입력되는데 단자 a 의 데이터는 항상 연산에 사용되지만 단자 b 와 c 의 데이터는 둘 중 하나가 선택되어 사용된다.
단자 sel[4:0] 의 5개 비트 중에서 MSB (Most Significant Bit) sel[4] 은 멀티플렉서의 선택 단자에 연결되어 단자 b 와 c에 입력되는 데이터 중에 하나를 선택한다.

참고 자료

없음

압축파일 내 파일목록

ALU16OP_design_20120818.zip
ALU16OP_v1_20120818.pdf