가산기,감산기 회로 실험(예비)

소개글

A+

목차

실험제목

실험일자

실험목적

실험관련 이론

실험 설계 및 방법

본문내용

실험 제목 : 가산기 감산기 회로 실험

실험 일자 : 2011년 9월 20일 화요일

실험 목적
- 반가산기와 전가산기의 논리와 회로를 이해한다.
- 가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다.

실험관련 이론
- 반가산기(HA : half adder)
2개의 2진수 A와 B를 가산하여 그 합의 출력 S(sum)와 윗자리오의 자리
올림 수(carry) 출력 C를 얻는 논리회로를 반가산기라 한다.
S = A`B + AB‘ = AB
C = A B

- 전가산기(FA : full adder)
임의의 n비트 수의 2진수 A와 B를 가산하기 위해서는 전단의 자리올림
수(Cin-1)와 합하여 합 S와 자리올림수 Cout을 출력하는 논리회로이다.
이 논리회로는 두 개의 반가산기로 구현할 수 있다.
S = ABC
Cout = (AB)Cin + AB

- 반감산기(HS : half subtracter)
피감수 A와 감수 B를 감산하여 1비트 차의 출력결과물 D(difference), 1
비트 자리빌림수 b(borrow)의 출력을 얻는 논리회로이다.
D = A`B+AB` = AB
b = A B

참고 자료

없음