연산증폭기를 이용한 가산기 및 미적분기 예비 레포트

소개글

19장연산증폭기를 이용한 가산기 및 미적분기 예비레포트 입니다

목차

1. 실험 개요
2. 실험원리의 이해
3.실험기기 및 부품
4. 실험방법

본문내용

1. 실험 개요
연산증폭기의 기본적인 응용회로인 가산기, 미분기, 적분기 등의 동작원리 및 개념을 이해하고 실제 실험을 통해 이를 명확하게 한다.

2. 실험원리의 이해
연산증폭기는 여러 신호들의 가산이나 미분 및 적분연산에 사용될 수 있으며 아날로그 컴퓨터에 가장 많이 사용되고 있다.
(1) 가산 증폭기
그림19-1에 3개의 입력신호를 가지는 가산 증폭기를 도시하였으며, 이회로의 동작원리는 다음과 같다.
그림19-1 3개의 입력을 가지는 가산 증폭기
그림 19-1의 반전단자는 가상접지이므로 저항 를 흐르는 전류는 각각 라 하면 다음과 같이 구해진다.
(19.1)
그런데 연산증폭기 내부로는 전류가 흐를 수 없으므로 각 저항에 흐르는 전류들의 합 은 를 통해 흘러야 하므로 다음이 성립한다.
(19.2)
따라서 출력 전압은 저항 에 걸리는 전압과 극성이 반대이므로 다음과 같이 결정된다.
(19.3)
만일 이라면 식(19.3)은 다음과 같이 된다.
(19.4)
식(19.4)는 출력전압이 3개의 입력전압의 합이라는 의미이므로 그림 19-1의 연산증폭기 회로를 가산 증폭기라 부른다.
한편, 식(19.4)에서 ?R 이라 하고 를 1/3로 설정하면 출력전압이 각 입력전압의 평균값이 된다. 즉,
(19.5)
이며, n개의 입력을 가지는 가산증폭기는 를 1/n 로 설정함으로써 출력전압이 각 입력전압의 평균값이 되도록 하는 평균증폭기로 만들 수 있다.

(2) 미분기
그림 19-2는 실험 18장에서 언급한 반전증폭기 회로에서 저항 대신에 캐패시터 C로 대치한 회로이며, 출력전압이 입력전압의 미분의 형태로 결정되기 때문에 미분기라 부른다.
그림19-2 미분기
그림 19-2에서 비반전 입력단자가 접지이므로 반전입력단자는 가상접지이다. 따라서 커패시터 C를 통해 흐르는 전류 I(t)는 다음과 같다.
(19.6)
그런데 연산증폭기의 입력임피던스는 무한대에 가깝기 때문에 캐패시터를 통해 흐르는 전류 I(t)는 저항 R을

참고 자료

없음