가산기, 감산기

소개글

가산기, 감산기

목차

1. 실험목적
2. 실험부품 및 사용기기
3. 이론요약
4. 실험순서

본문내용

1. 실험목적
가산?감산 연산을 구현해 본다.
4비트 2진수를 Excess-3 코드로 변환하는 변환기를 설계, 구현, 실험한다.
오버플로우(overflow) 검출로 부호화 수의 가산기 설계를 완성한다.
2. 실험부품 및 사용기기
1 7404 인버터
1 7410 3입력 NAND 게이트
1 7485 4비트 크기 비교기
1 74238 4비트 2진 가산기
5 LED
1 DIP 스위치
1 브레드 보드
1 5V 직류전압전원
1 디지털 멀티미터
저항기 330Ω, 1kΩ
3. 이론요약
1비트 2진 가산기는 반가산기(Half Adder)와 전가산기(Full Adder)로 나누어 생각할 수 있다.

<중 략>

4. 실험순서
1) 그림 7-5는 2진수를 Excess-3 코드로 변환하는 회로를 부분적으로 완성한 설계이다. 그것은 이론 요약에서 설명된 개념을 0011 또는 1001을 2진 입력에 더해야 하는 것을 제외하고 이용한다. 만약 2진 입력수가 0000에서 1001을 2진 입력에 더해야 하는 것을 제외하고 이용한다. 만약 2진 입력 수가 0000에서 1001 사이의 수이면, 가산기는 그 수에 0011(십진수 3)을 더해야만 한다.
그러나 만약 9보다 크다면, 4비트 2진수를 Excess-3으로 변환하기 위해 1001(십진수 9)을 그 수에 더해야만 한다. 이것은 표 7-2에 요약되어 있다. 7483A의 개방 입력들을 연결하는 방법을 결정하고 도안을 완성한다.

참고 자료

없음