실험6 예비보고서

소개글

실험 6. Shift Register & Counter 시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다. 이를 바탕으로 비동기식카운터(asynchronous counter)와 동기식카운터(synchronous counter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.

목차

1. 실험 목적
2. 이론
3. 예비보고서
4. 옵션 - 시뮬레이션

본문내용

1. 실험 목적

시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다. 이를 바탕으로 비동기식카운터(asynchronous counter)와 동기식카운터(synchronous counter)의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.

2. 이론

이번실험의 대략적인 개요는 실험 5에서 배웠던 쌍안정 멀티바이브레이터인 J-K F/F 또는 D F/F의 출력과 입력을 연결하여 J, K입력과 Preset과 Reset 그리고 Clock을 잘 맞추어 Shift 시키는 원리를 이용한 것 실험이라고 할 수 있다. 이러한 Shift Register를 이용하여 병렬-직렬변환기를 설계할 수 있을 것이고 T F/F를 이용하여 CLK에 따라 Toggle되어 카운터를 설계할 수 있을 것이다. 예비 보고서 작성에 앞서Shift Resister의 원리를 이용하여 병렬-직렬변환기를 만드는 방법을 간략하게 조사해 보았다.

병렬-직렬 변환기

① 병렬-병렬 전송

병렬 전송은 다음 그림1과 같이 단일 전송펄스와 SD와 CD 입력으로 구성된다. 데이터 입력비트와 인버터가 레지스터로 전송을 실행한다. 전송펄스가 High가 되면 입력 비트가 1인 플립플롭 단 들은 Set되고 입력비트가 0인 플립플롭 단 들은 Reset된다. 전송펄스가 High로 되기 전에는 레지스터의 출력 데이터는 입력데이터와 차이가 날 수 있다.
전송펄스가 High일 때 출력은 입력데이터와 같아진다. 따라서 전송펄스가 다시 Low로 돌아갈 때 입력 게이트는 모두 high로 되고 입력 데이터를 가지고 전송되며 유지된 레지스터는 자유롭게 변환된다.
다음 그림 2는 비트당 두 개의 전송입력선이 필요로 되는 것을 배제하기 위하여 수정한 회로이다. 전송펄스가 Low일 때 모든 NAND 게이트의 출력은 High가 되고 SD 혹은 CD 입력에 영향을 미치지 않는다. 따라서 4개의 플립플롭 단에는 아무런 영향도 주지 않게 된다. 만약 D3의 입력이 1이라면 전송펄스가 High로 될 때 N1의 출력 결과는 Low로 되고 D3단을 Set 시키고 B3의 출력은 1이 된다.

참고 자료

없음