공통 소오스 증폭기 레포트

소개글

전자공학실험

목차

1. 제목
2. 목적
3. 실험결과 및 분석
4. 고찰사항

본문내용

4. 고찰 사항
1.
1.1 실험회로 2 (a)에서 RS의 역할은 무엇인가?
여기서 Rs의 역할은 위에서 이야기했듯이 의 식을 따라서 드레인 전류가 증가하게 되면 게이트-소스 전압이 감소하게 되고 이는 다시 드레인 전류를 감소시키므로 negative feedback의 역할을 충실하게 수행하게 된다. 그러므로 전류의 급격한 변화를 방지시켜서 공통 소오스 증폭기 회로로 이용될 경우에 다른 변화가 있더라도 원하는 값을 크게 변화하지 않는 범위에서 이용할 수 있도록 도와주게 된다.

1.2 실험회로 3에서 입력 쪽과 출력 쪽, 그리고 소오스 쪽 커패시터의 역할은 각각 무엇인가?
우선 입력과 출력의 캐퍼시터는 AC 커플링 캐퍼시터로써 주파수가 작을수록 신호의 이득이 줄어들게 되는데 이는 다시말하면 DC신호는 차단되는 것을 의미한다. 이는 의 임피던스를 가지므로 주파수가 0인 DC신호에서는 임피던스가 무한대가 되게 되므로 신호를 통과시키지 않게 되는 것을 의미한다. 그리고 소오스 쪽 캐퍼시터는 Rs에 의해서 Rs에 해당하는 임피더스로 인한 전압이득을 방지하기 위하여 Cs라는 bypass 캐퍼시터를 달아주는 것이다. 이것은 캐퍼시터를 병렬로 연결하여 이것을 통하여 소신호에 대한 임피던스를 감소하게 만들어 주는 것이다.

2.
2.1 이번 실험에서 배운 내용은 무엇인가?
공통 소오스 증폭기에 대해서 알아보았고 이것의 이득은 실험결과 수배-10배정도로 나타났다. 이것은 소자값을 조절해 줌으로써 변동이 가능하다. 증폭기로 동작하기 위해서는 포화영역에서 동작을 해야한다. Q포인트를 잘 잡아야 증폭기로써 잘 동작하게 되는 것이다. 소스에 저항을 연결하게 되면 전류의 변동이 줄어들게 되어 증폭기로써 좀더 안정적으로 동작하게 되는 negative feedback을 수행하게 된다. 이것은 opamp를 이용할 때 사용하던 것과 같이 이득의 크기보다는 동작의 안정성을 우선으로 하게 되는 것이다. AC커플링을 통하여 불필요한 DC성분이 소신호 분석을 할 때 첨가되지 않도록 하는 커플링 캐퍼시터에 대해서도 확인하였다. 이것과 bypass 캐퍼시터를 이용하여 소스 임피던스를 줄여서 전압이득의 손실을 방지하는 것을 확인하였다. 여기서는 캐퍼시터의 크기가 되도록 큰 것을 이용하여서 손실의 크기도 줄일 수 있다는 것을 알았다.

참고 자료

없음