VHDL 디지털시계 최종보고서 시뮬레이션(소스 포함)
- 최초 등록일
- 2013.01.26
- 최종 저작일
- 2017.03
- 15페이지/
한컴오피스
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
최종보고서 및 소스와 시뮬레이션 포함
Term Project 목적은 2학기 동안 VHDL 수업에서 배운 내용을 프로젝트를 통해 이해를 하고 실제 시장에서 저희가 만든 제품이 얼마나 판매되고 사용될지는 모르겠지만 다만 VHDL을 배우고, 상품을 만듬으로 해서 저희 조원이 저희의 머리로써 저희가 수업에 배운 것을 어느 정도를 해낼 수 있는지에 대해서 도전을 해보고 싶었습니다. 힘들지 쉬울지는 아직 모르겠지만 이번 프로젝트를 통하여 수업시간에 배운 내용을 복습 할 수 있음은 물론이며, 조원들간 상호협력 관계 유지를 통한 효율적인 작업분담을 배울수 있으며 사회에 나가서도 큰 도움이 될 만한 “팀 워크”의 중요성을 깨닫게 될 것입니다.
프로젝트를 하게 되면서 실생활에서 사용되는 시계의 원리를 알 수 있게 되고 결과물이 실 생활에서 사용 가능하기 위한 용이성을 생각해보고 프로젝트를 성공 했을때 성취감을 얻는데 목표을 두고 있습니다.
목차
1. 작품 선정동기 및 개발 목적/목표
2. 개발내용
1) 소스코드
2) 시뮬레이션
본문내용
무엇인가 프로젝트를 한다는 것은 많은 도전과 실패 좌절을 안겨주지만 성공했을 때의 그 쾌감과 희열을 느끼기 위해서 많은 이들이 프로젝트에 도전합니다.
저희는 자발적으로 하는 것이 아니라 수업을 위해서 하는 프로젝트 이지만 그래도 이렇게 좋은 기회를 팀을 나누어 서로의 의견을 조율하고 진행방향, 발표 등을 함으로써 사회에 나가서도 많은 도움이 되는 그런 프로젝트를 진행해 보자 마음먹었습니다.
무엇인가를 배운다는 것이 1년 이라는 시간으로는 완벽한 시간은 아닐 것입니다. 공부라는 측면에서는 1년으로 배운 것을 완벽히 소화시키기에는 짧은 시간이라고 생각했습니다. 그래서 1학기때 많이 보고 경험했던 디지털시계로 의견이 모아졌습니다.
<중 략>
(( 시간 스위치와 분 스위치 ))
if (h_sw = `0`) then
if( date5 = 2 and date6 = 1 ) then
date5 <= 1;
date6 <= 0;
elsif (date5 /=9) then date5 <= date5 + 1;
else
date5 <= 0;
if ( date6 = 0 ) then
date6 <= date6 + 1;
end if;
end if;
- 시간스위치를 누르게되면 12시일때는 01시로 표현되게되고
09시가 아닐경우에는 +1을 해주고 아닐경우에는 10시가 되게
하는 부분임
<중 략>
process(data1, data2, data3, data4, data5, data6, cnt)
begin
case cnt is
when 0 => com_out <= "000001";
temp <= data1;
when 1 => com_out <= "000010";
temp <= data2;
when 2 => com_out <= "000100";
temp <= data3;
when 3 => com_out <= "001000";
temp <= data4;
when 4 => com_out <= "010000";
temp <= data5;
when others => com_out <= "100000";
참고 자료
없음