[논리회로] 디지털시계 설계 텀프로젝트 최종보고서
- 최초 등록일
- 2013.02.06
- 최종 저작일
- 2011.11
- 13페이지/
한컴오피스
- 가격 2,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
오전 오후가 표시되는 디지털시계 설계 텀프로젝트 최종보고서 입니다.
로직웍스 캡쳐 화면이 첨부되어 있으며, 만점 받았던 프로젝트입니다.
이름만 넣으셔서 그대로 활용하시면 됩니다.
목차
1. 설계 목적
2. 설계 조건
3 설계 내용 및 방향
4. 구체적인 설계 내용
5. 회로도 및 시뮬레이션
6. 사용된 소자
7. 결과 및 토의
본문내용
1. 설계 목적
논리 회로 시간에 배운 것들을 토대로 다음 설계 조건을 만족하는 회로를 설계 해 보자.
2. 설계 조건
Input : at least 3
Output : at least 5
Number of logic gate or logic elements : at least 15
3. 설계 내용 및 방향
▶ 디지털시계의 구성
주변에서 흔히 볼 수 있는 디지털시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로의 하나이다. 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자. 그림 14-1에 나타낸 디지털시계의 전체 블럭도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯하여 BCD-to-7세그먼트 디코더(IC 7447), 12시간 표시기 디코더, modulo-N 카운터 등이 필요하다. modulo-N 카운터의 종류는 6진 카운터, 10진 카운터, 12진 카운터가 필요한데 9장 동기식 카운터에서 배운 대로 설계를 하면 된다.
▶ 동기식 modulo-N 카운터 설계
디지털시계에서 쓰게 될 카운터로는 enable 제어신호를 갖는 카운터를 설계해야 한다. enable 제어 기능이 없다면 클럭 펄스가 하나씩 인가될 때마다 모든 카운터가 동시에 각각 1씩 증가하게 될 것이다. 그러나 시계는 초의 일의자리에 해당하는 10진 카운터가 0부터 9까지 세는 동안에는 다른 카운터들은 동작을 하면 안되고, 이 카운터가 9까지 센 후 다시 0으로 돌아갈 때에 초의 십의자리에 해당하는 6진 카운터가 1증가해야 한다. 마찬가지로 분의 일의자리에 해당하는 10진 카운터는 초의 십의자리에 해당하는 6진 카운터가 5에서 0으로 변하는 시점에 맞추어 1씩 증가해야 한다.
시계를 구성하는 각 카운터가 1이 증가하는 시점이 다르기 때문에 각 카운터마다 enable 기능을 갖는 카운터를 설계해야 한다. 즉, 각 카운터는 자신의 우측에 있는 카운터로부터 입력되는 enable 제어신호 Ei가 1일 때만 동작(1증가)하도록 설계해야 하며, 또한 자신의 좌측에 있는 카운터로 공급할 enable 신호 Eo를 만들어 출력해주어야 한다.
참고 자료
없음