아주대 dc 기전실 결과보고서 5 6 7

목차

1. dc Experiment 5. Series dc Circuits
2. dc Experiment 6. Parallel Resistance.
3. dc Experiment 7. Parallel dc Circuits.

본문내용

첫 번째 실험은 각 저항에 걸리는 전압을 측정하여 그 값과, 실제 측정한 저항값을 이용해 Voltage Divider Rule을 사용해, 전압값을 구하여, 실제 측정한 전압값과 얼마나 상이한지 알아보는 실험이였다.
실험결과 0.2502%라는 오차를 얻었고, 실험기기에서 오는 최저단위를 고려해보았을 때, 오차가 0% 즉 같게 나온 것으로 알 수 있다. 또 실제 Supplier에서 걸려오는 전압도 저번 실험 때 측정하였을 때 미소한 오차를 냈으므로 이론값과 실제 측정값이 동일함을 알 수 있었다. 또 를 구할 때 키르호르프 전압 법칙을 이용해서 합성전압을 계산하고 실제 값과 비교해보았는데, 이때도 오차 0.2678%로 우수한 실험결과를 얻을 수 있었다. 우리는 따라서 키르호르프 법칙으로 직렬연결에서의 합성전압은 각 전압을 더한 값이라는 것을 알 수 있었다.

<중 략>

※Experiment 7. 결과분석
Experiment 7에서는 Current Divider Rule에 대해 중점적으로 실험을 하였고, 실제 우리가 알고 있는 공식이 적용됨을 눈으로 확인하였다. 첫 번째 실험에서는 두 저항을 병렬로 연결 후 전류 분배법칙을 사용하여 전류를 계산한 값과 실제 측정된 전류를 비교하는 실험이었는데, 각 저항에 걸린 전류와 총 전류 값 순으로 오차가 0.11%, 0.671%, 0.54%로 오차가 1%내외에서 값이 같았다. 따라서 완전하게 잘 들어맞는 법칙이라는 것을 알았다. 또한 짧게나마 각 저항에 걸리는 전압은 같다는 것을 알 수 있었고, 실제 각 저항에 걸리는 전압은 =12.062V , =12.06V 이렇게 측정되었는데, 미세하게 총 전압 값을 넘는 사태가 발생하였는데, 실제로 Supplier에서 오는 전압 값이 오차가 적용한 것 같고, 다른 계통오차와 우연오차가 적용한 것 같다. 사실 맞는 값은 12V가 나와야하지만, 적은 오차라서 같은 값으로 볼 수 있을 것 같다.

참고 자료

없음