[디지털] flip-flop을 이용한 곱셈기

목차

1. Flip Flop의 정의
- 기본 Flip Flop
- D Flip Flop
- JK Flip Flop
- T Flip Flop을 이용한 JK Flip Flop
- D Flip Flop을 이용한 JK Flip Flop
- JK Flip Flop을 이용한 D Flip Flop

본문내용

이 회로들을 기본으로 좀더 복잡한 회로를 만들 수 있다.
NOR 게이트의 플립-플롭은 두 가지 유용한 상태를 갖고 있다. Q=1이고 Q’=0일 때 플립-플롭은 세트 상태에 있다고 하며 Q=0이고 Q’=1일 때는 클리어(clear)상태에 있다고 한다. 출력 Q와 Q’는 서로 보수 상태에 있는 것이 정상적인 상태이다.
NAND 게이트는 두 개의 입력이 모두 1이면 플립-플롭의 상태는 이전의 상태를 그대로 유지하게 된다. 순간적으로 세트 입력에 0을 가하면 Q는 1로, Q’는 0으로 된다. S를 1로 바꾼 뒤에 리세트 입력에 0을 가하면 플립-플롭은 클리어 상태가 된다.

참고 자료

없음