논리회로실험) Register / Shift register 결과

소개글

A+ 결과레포트입니다.

목차

1. 실험 과정
2 . 실험 고찰

본문내용

1. 실험 과정

- 본 실험의 목적은 Register와 shift register, ring counter를 이론적으로 먼저 이해하고, 그것을 Quartus II을 이용하여 회로를 구현하고, ModelSim 값과 DE2-115에서의 동작을 확인함으로써 특징과 원리를 이해하고 익숙해지는데 있다.

* 이번 실험은 지난 실험( Latch / Flipflop )에 이어 New Project를 할 때 필요한 Register 와 Ring counter 의 .v 파일을 직접 끌어와서 추가시켜야 한다.

1 . Register의 회로를 구현하기 위해 Quartus II을 이용하여 회로를 구현하고, ModelSim 값과 DE2-115 에서의 동작을 확인하여 결과를 검증한다.

<중 략>

* 위에서 언급한 것과 같이 Register는 Flipflop을 연결한 조합논리회로이므로, Flipflop의 특성인 clk에 관여하는 모습을 보이고 있었다. Clock 인가는 Edge trigger 의 특성으로 1이 올라가는 순간에만 값이 변화하는 모습을 보인다.

② Ring counter 회로
- 두 번 째 실험은 Ring counter 회로를 스키매틱으로 직접 구현하고, 이를 DE2-115 FPGA에 입력/출력 포트를 연결하여 입력에 대한 출력 값 변화를 확인하고. 또 그것을 Modelsim의 파형으로 결과 확인을 하는 과정이다. 이 회로에서는 Input에 sel, rst, clk이 연결되고 그에 대한 출력으로는 out[4..0] 이 연결된다. 두 번 째 실험 역시 rst는 대체적으로 0으로 고정되기 때문에, sel 과 clk 의 변화에 어떻게 out 값이 변화하느냐를 보는 실험이었다.

참고 자료

없음