2주차 결과 보고서 Full Adder

목차

1-A. Source code (Data-Flow Modeling)
1-B. Source code (Behavioral Modeling)
1-C. Source code (Structural Modeling)

2. Result (결과 파형)

3. Discussion

본문내용

Library IEEE;
use IEEE.std_logic_1164.ALL;
use IEEE.std_logic_ARITH.ALL;
use IEEE.std_logic_UNSIGNED.ALL;
entity Fulladder is -- 설계의 입출력 선언
port ( X, Y , Cin : in std_logic;
Sum , Cout : out std_logic);
-- Full Adder에서 쓰이는 input X, Y, Cin 와 output Sum, Cou을 선언,
여기에서 입출력 값들은 0,1만을 가지므로 1bit signal인 std_logic 사용.

<중 략>

이번 실험은 Full Adder를 설계하는데 세 가지 방법[Data-flow, Behavioral, Structural]을 이용하여 Coding을 하는 것이었다. 설계 방식이 세 가지 방법이 모두 다르지만 결과 확인을 위해 하나의 Test Bench를 이용하고, 또한 Simulation하여 wave를 확인한 결과, 같은 결과 값이 나온다는 것을 확인할 수 있었다. 또한 그 결과 파형이 예상했던 진리표대로 나오는 것을 확인 할 수 있었다.

참고 자료

없음