아주대 논회실 논리회로실험 실험3 예비보고서

소개글

논리회로실험 A+
13년도 2학기 실험

목차

1. 실험목적
2. 실험이론
3. 실험 부품
4. 실험 과정 및 예상 결과
5. 회로 결선도

본문내용

1. 실험 목적
-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.
-디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.
-반가산기와 전가산기의 진리표를 작성해보고 각각의 특성과 차이점을 이해한다.
-반감산기와 전감산기의 진리표를 작성해보고 각각의 특성과 차이점을 이해한다.

2. 실험 이론
1.가산기(adder)
이번에 실험할 가산기에는 전가산기(full adder: FA)와 반가산기(half adder: HA)가 있는데, 간단하게 설명하자면 세 비트의 덧셈을 수행하는 조합 회로를 전가산기(full adder: FA)라 하고, 캐리를 고려하지 않고 두 비트만을 더하는 조합 회로를 반가산기(half adder: HA)라 한다. 또한 두 개의 반가산기(half adder: HA)를 이용하여 하나의 전가산기(full adder: FA)를 구성할 수 있다.

2.전가산기(full adder: FA)
전가산기는 세 개의 입력과 두 개의 출력을 가지고 있는데, 세 개의 입력을 각각 x,y,z라 한다면, x와 y를 가수와 피가수를 나타내는 두 입력 비트라고 하고, z를 세 번째 입력 변 수로 바로 전 위치의 비트 덧셈으로부터 넘어온 캐리입력(carry input)이라 한다. 여기서 3 개의 입력의 합은 0-3까지 나오므로 2진수로 표현하려면 2개의 디지트가 필요하므로 두 개의 출력을 필요로 한다. 두 출력 중 합은 S로, 캐리는 C로 표시한다. 전가산기의 진리표 와 부울함수는 다음과 같다.

참고 자료

http://www.alldatasheet.com/
Digital Design, John. F. Wakerly, Principles and Practices
네이버 백과사전 http://terms.naver.com/