4비트 가감산기 설계 보고서

목차

1. 문제 정의를 위한 명세 및 설계 범위
2. 회로 최적화 절차
3. 설계 회로와 구현한 프로그램 소스
4. 시뮬레이션 결과 화면
5. 결과 분석 및 논의
6. 결론

본문내용

▶ 문제 정의를 위한 명세 및 설계 범위
4비트 가감산기를 만들기 위해 4개의 fulladder에 각 각 4개의 A, B 입력이 들어간다. 또한 가/감산을 선택적으로 할 수 있도록 하나의 제어신호를 만들어 설계했다. 그 신호는 입력 B와 함께 XOR게이트를 지나 fulladder로 들어 가게 되고, 각 fulladder들은 캐리와 결과를 출력한다.

▶ 회로 최적화 절차
AddnSub_adder라는 모듈을 만들어, 입력 B와 제어신호가 들어가는 XOR 게이트와 fulladder를 하나의 모듈로 설계.

<중 략>

wire를 지정하여 연결될 노드 변수를 설정해야한다. - What would you do differently at the next time? 이번에서는 4비트 가/감산기를 설계했지만, 다음에 설계를 하고자 한다면 4비트보다 많게, 혹은 가/감산만이 아니라 곱셈/나눗셈까지 추가된 회로를 설계할 수 있을 것이다. 또한, 이러한 것들이 아니더라도 직접 설계한 회로를 통하여 자신이 예상했던 값과 실제 시뮬레이션 값과의 차이도 알아볼 수 있을 것이다.

참고 자료

없음