플립플롭의 기능 예비보고서

목차

1. 실험 제목
2. 실험 목적
3. 관련이론
4. 실험방법 & 시뮬 & 시뮬해석

본문내용

실험 제목 플립플롭의 기능

실험 목적
[1] 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해
[2] D, JK 플립플롭의 동작을 이해

관련이론

[디지털 회로]

조합회로 : 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 회로

순차회로 : 현재의 입력뿐만 아니라 회로 내부에 기억된 상태값(과거의 입력에 의해 결정 됨)에 따라 출력값이 결정되는 회로

-> 순차회로는 회로 내부에 값들을 기억하기 위한 메모리 소자들을 가지게 되며, 일반적으로 많이 사용되는 메모리 소자가 플립플롭(flip-flop)이라고 하는 소자

래치(latch) : 기본적인 플립플롭(basic flip-flop)
NOR 게이트 나 NAND 게이트를 사용하여 구성
각 게이트의 출력이 다른 게이트의 입력 쪽으로 되돌아가 연결

플립플롭
래치와는 달리 클럭의 상승 또는 하강 모서리에 동기되어 출력 Q와 Q' 값이 변함
->플립플롭에 입력되는 제어신호가 변하더라도 클럭이 0에서 1로 변하거나(상승 모서리) 또는 1에서 0으로 변하기(하강 모서리) 전에는 출력 Q의 값이 변하지 않음
->클럭이 0에서 1로 변하거나 또는 1에서 0으로 변하는 시점에 맞추어 출력 값이 변함
- 출력 값은 클럭이 변하는 시점에 입력되고 있던 제어신호의 값에 결정
- 클럭 신호는 플립플롭의 출력이 변화되는 시점을 결정하는 역할
- 제어신호는 플립플롭의 출력 값을 결정하는 역할

참고 자료

없음