VHDL을 이용한 산술연산회로설계

소개글

"VHDL을 이용한 산술연산회로설계"에 대한 내용입니다.

목차

1. Introduction
2. Design
3. Conclusion & Evaluation

본문내용

6주차 실습이었던 산술연산회로설계는 Booth곱셈기와 Alu로 나뉘어졌다. Alu는 덧셈, 뺄셈, 증가, 감소 그리고 shift를 행하게 하는 회로였다. State를 6비트로 두고, S0 ~ S5의 값에 따라 연산을 택하는 방법이었다. 그리고 Booth알고리즘은 와 의 값을 이용하여 연산하는 방법이었다. 이를 통해 단계를 3가지로 두고 곱셈을 가능케 하였다. 그럼 Alu와 Booth를 알아보도록 하겠다.

◎ ALU
Arithmetic and Logic Unit의 약칭. 컴퓨터의 CPU를 구성하는 부분의 하나로 덧셈 · 뺄셈 · 곱셈 · 나눗셈의 사칙연산, AND · OR · SHIFT 등의 논리연산을 하는 장치. 일반적으로 몇 비트의 데이터를 병렬로 처리할 수가 있다. 산출논리 연산 유니트, 또는 간단히 연산유니트라고도 부른다.

S0 ~ S5까지의 값에 따라 연산을 하며, 오른쪽은 ALU 회로의 구조이다.

◎ Booth
부스 알고리즘은 와 의 값을 이용하여 연산하는 방법으로 state를 3가지로 나누어놓았다.

참고 자료

없음