• LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

기본 게이트 설계 예비보고서

*승*
최초 등록일
2014.07.25
최종 저작일
2014.03
7페이지/ 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

목차

1. 실험 목표
2. 예비 이론
(1) CPLD, FPGA란? (10p, 함초롬 바탕)
(2) CPLD, FPGA 사용 실례 조사
1) CPLD
2) FPGA
(3) 동작적 모델링, 자료 흐름 모델링, 구조적 모델링 조사
1) 동작적 모델링
2) 자료 흐름 모델링
3) 구조적 모델링
(4) AND, NAND, OR, NOR, XOR 게이트 조사

3. 실험 내용
3-1. 실험 1. 2개의 입력(A, B)을 가진 AND, OR을 동작적 모델링과 자료 흐름 모델링으로 작성하시오.
(1) AND GATE
1) 진리표 (입력 : A, B 출력 : F)
2) 소스 코드
(2) OR GATE
1) 진리표
2) 소스 코드
3-2. 실험 2. 진리표를 보고 동작적 모델링과 자료 흐름 모델링으로 작성하시오.
1)진리표
2) 소스 코드

4. 출처 (Reference)

5. 고찰

본문내용

1. 실험 목표
AND, NOT, NAND, OR, XOR, NOR 게이트의 기호와 기본적인 동작 특성을 이해고, 실험을 통해 동작적 모델링과 자료 흐름 모델링 방법으로 기본 게이트들을 설계하고, 진리표를 통해 게이트를 설계하는 법을 익힌다.

2. 예비 이론
(1) CPLD, FPGA란? (10p, 함초롬 바탕)
1) CPLD
Complex Programmable Logic Device(복합 프로그래머블 논리 소자)의 약자로 PAL(Programmable Array Logic)와 FPGA의 복합성과 구조적 특징을 지닌 논리 소자이다.
CPLD는 내부 여러 개의 LAB(Logic Array Block)와 LAB의 연결선인 PIA(Programmable Interconnection Array)로 구성되어 있다. LAB는 PAL과 같은 논리로 되어 있고 몇 개의 매크로셀(macrocell)로 구성된다. 매크로셀은 3가지 함수 블록(프로그램 가능한 AND과 고정된 OR 및 프로그래머블 레지스터(EPROM/EEPROM))로 구성된다. 데이터 저장을 EEPROM에 하므로 비휘발성이다. 전원이 꺼져도 저장된 파일이 유지되므로 추가되는 프로그램용 메모리가 필요없다.
CPLD의 구조는 빠른 성능이나 정확한 타이밍 예측이 요구되는 어드레스 디코더나 시퀀스 회로 등에 적합하다.
2) FPGA
Field Programmable Gate Array(현장 프로그래머블 게이트 배열)의 약자이다. LAB를 쓰지 않고 비교적 간단하고 동일한 단위의 PLD로 여러 개 나열된 형태로 CPLD와 다르게 PLD 블록 간의 연결을 행, 열 구조를 이용하는 2가지 형태로 나뉜다.
FPGA는 설계 환경이 간편하고, 다른 ASIC에 비해 개발기간이 짧으며 ASIC 변환이 용이하다. 또한 설계 및 제작시 융통성이 높으며 개발 비용이 저렴한 반면 개당 가격은 비싼 특징이 있다. 데이터 저장을 SRAM에 하므로 휘발성이다.

참고 자료

아이캠퍼스(논리회로설계실험) 3주차 강의자료 : www.icampus.ac.kr
[그림 1, 2] : http://blog.naver.com/wiva815?Redirect=Log&logNo=20149705671
CPLD의 정의 : http://yousk16.blog.me/40067594101
FPGA의 정의 : http://yousk16.blog.me/40067593880,
http://blog.naver.com/kijul?Redirect=Log&logNo=110125811995
동작적 모델링 : http://vosej_v.blog.me/50182236385
FPGA 사용 실례 :
http://ko.wikipedia.org/wiki/%ED%98%84%EC%9E%A5_%ED%94%84%EB%A1%9C%EA%B7%B8%EB%9E%98%EB%A8%B8%EB%B8%94_%EA%B2%8C%EC%9D%B4%ED%8A%B8_%EC%96%B4%EB%A0%88%EC%9D%B4
VHDL 모델링 코딩법:
http://heehiee.codns.com:9000/060611/0_%C0%FC%C0%DA%C0%DA%B7%E11_3(17G)/vhdl%20%C0%DA%B7%E1%B8%F0%C0%BD/VHDL%C0%BB%20%C0%CC%BF%EB%C7%D1%20%B8%F0%B5%A8%B8%B5%20%B9%E6%B9%FD.pdf
*승*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 논리회로설계실험 기본게이트설계 예비보고서 6페이지
    논리회로설계 실험 예비보고서 #1실험 1. ... 기본게이트 설계실험 목표Xilinx 프로그램을 사용하여 2개의 입력(X, ... 이를 통하여 Xilinx 프로그램 기본적인 사용법과 작동 원리를 이해해 본다.예비
  • 기본 게이트 설계 결과보고 8페이지
    흐름 모델링3) 테스트 벤치 코드4) Wave Form5) 결과 분석- 예비보고서에서 ... 흐름 모델링3) 테스트 벤치 코드4) Wave Form5) 결과 분석- 예비보고서에서 ... 흐름 모델링3) 테스트 벤치 코드4) Wave Form5) 결과 분석- 예비보고서에서
  • 광운대학교 전기공학실험 실험6. 논리조합회로의 설계 예비레포트 [참고용] 12페이지
    예비보고서 문제 풀이1번2번3번4번5번6번6. ... 실험순서(1) 예비보고서 1항의 회로를 결선하고 원래의 진리표와 일치하는지 ... (안된다면, 이유작성 및 수정)(5) 예비보고서 5항의 회로를 결선하고 그
  • 전기및디지털회로실험 실험6 결과보고 15페이지
    설계요구조건과 일치하는지, 만일 일치하지 않았으면 예비보고서에서 당초 설계하였던 ... 해당 예비보고서 문항에서 설계조건은 2 이상 7 이하에서 1을 출력하고, ... 이었을 것이나, 실험당시 사용했던 기본 게이트들을 위의 게이트로 치환하였다면
  • 광운대학교 전기공학실험 실험3. 부울대수와 논리조합 결과레포트 [참고용] 8페이지
    실험 결과(2) 예비보고서 1, 2항에 해당하는 회로를 구성하고 실험을 통해 ... 볼 수 있다.(3) 예비보고서 3항의 원래 수식과 단순화된 수식을 각각 ... 비교해보았을 때, 동일한 입력값에 도표3과 같은 출력값이 나왔다.(4) 예비보고서
더보기
최근 본 자료더보기
탑툰 이벤트
기본 게이트 설계 예비보고서
  • 레이어 팝업
  • 프레시홍 - 특가
  • 프레시홍 - 특가
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
AI 챗봇
2024년 07월 19일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
7:30 오전
New

24시간 응대가능한
AI 챗봇이 런칭되었습니다. 닫기