반가산기 & 전가산기 결과보고서

목차

1. 실험 목표

2. 실험 결과
2-1. 실험 1. 반가산기
(1) 동작적 모델링 / 자료흐름적 모델링
1) 소스 코드
2) 테스트 벤치 코드
3) Wave Form
(2) Schematic Design
1) Schematic 설계
2) 테스트 벤치 코드
3) Wave Form
(4) 결과 분석

2-2. 실험 2. 전가산기
(1) 동작적 모델링 / 자료흐름적 모델링
1) 소스 코드
2) 테스트 벤치 코드
3) Wave Form
(2) 구조적 모델링
1) 파일 생성 결과 & 소스 코드
2) 테스트 벤치 코드
3) Wave Form
(4) 결과 분석

3. 고찰

본문내용

1. 실험 목표
간단한 1비트 2진수 합이 가능한 반가산기와 2비트 이상의 2진수 합이 가능한 전가산기의 동작 특성을 이해하고, 이를 설계한다. 또한 구조적 모델링 기법과 Schematic design 기법을 활용하여 설계한다.

<중 략>

(4) 결과 분석
- 예비보고서에서 작성했던 코드를 VHDL에서 작성하여 시뮬레이션을 돌려본 결과 전가산기의 진리표를 만족하는 결과가 나타났다. 구조적 모델링 기법도 활용하여 시뮬레이션을 돌렸는데, 그 결과 동작적 및 자료 흐름적 모델링과 동일한 결과가 나타났다.

3. 고찰
- 간단한 실험이었음에도 처음 반가산기의 동작적 모델링을 코딩할 때 sum과 carry의 변수 설정을 잘못한 것을 놓치고 시간 소모를 많이 하였다. 다음 실험부터는 예비보고서에서 코딩을 완벽하게 했다고 생각하지 않고, 실험을 통해 피드백하는 방식으로 실험에 임하여야겠다.
- 시뮬레이션 결과로 반가산기의 동작적 모델링에서 변수 설정에 이상이 있을 수도 있음을 충분히 알 수 있었는데도 뒤늦게 발견하였다. 오류가 났을 때 시뮬레이션 결과를 좀 더 유심히 관찰할 필요가 있다.
- 지난 시간에 이론으로만 배웠던 구조적 모델링을 실습해보았고, Schematic이라는 새로운 모델링 기법을 배웠다. Schematic은 프로그램 자체에서 모델링하고자 하는 논리 회로를 작성하여 자동으로 코딩을 완성시켜주는 기능인 것으로 보이는데 실전에서 이 기법이 상당히 유용할 것 같다.

참고 자료

없음