논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

목차

1. Introduction
2. Design
3. Conclusion
4. Evaluation

본문내용

1. Introduction
기본 gate를 설계한다. 2진 논리 함수인 AND-gate, OR-gate, XOR-gate를 한 architecture에서 구현하여 각 gate가 올바르게 작동하는지 확인하는 실험이다.
2. Design
(1)어떠한 회로를 설계할 것인가
(1)AND gate
2개 이상의 입력 단자 모두에 입력이 있었을 때(모든 입력이 "1"일때)만 출력 단자에 "1"이 나오는 회로를 말한다. AND gate의 진리표와 기호는 다음과 같다.
2)OR gate
2개 이상의 입력 단자와 1개의 출력 단자를 가지며, 적어도 1개의 입력 단자에 입력 1이 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.

<중 략>

AND gate, OR gate, XOR gate를 한 architecture내에서 구현해보고위의 3개의 게이트에 a와 b(두개의 입력신호)를 입력하고 나오는 결과를 예상해보고 이론값과 결과값을 비교해보았다. a=0, b=0일 때 c_and=, c_or=, c_xor=
a=1, b=0일 때 c_and=, c_or=, c_xor=
a=0, b=1일 때 c_and=, c_or=, c_xor=
a=1, b=1일 때 c_and=, c_or=, c_xor=
인 것을 확인할 수 있었고 이론값과 실험값을 비교해보니 두 값은 정확하게 일치하는 것을 볼 수 있었다. 간단한 회로였지만 modelsim을 사용해보고 이론값과 결과값을 비교해 볼 수 있는 실험이었고 프로그램 상으로 두 값은 일치한다는 것을 알 수 있었다.

참고 자료

없음