전자회로실험 결과8 차동 증폭기 기초 실험-2

목차

1. 실험 절차 및 결과 보고
2. 고찰사항
3. 오차의 원인과 해결 방안
4. 참고문헌

본문내용

1. 실험 절차 및 결과 보고

(1) 입력의 공통 모드 전압을 중심으로, 10kHz, 0.01의 정현파 차동 입력 신호를 인가하여 20V/V 이상의 전압 이득을 갖는 차동 증폭 회로를 설계하시오. 위의 과정에서 설계한 정전류원 회로를 반드시 사용하시오. 주파수를 고정하고, 입력 전압의 크기를 0.01V에서 0.1V까지 증가시키면서 다음 표와 같은 형태로 출력 전압과 차동 전압 이득을 기록하시오.

<중 략>

3. 오차의 원인과 해결 방안
첫 번째, 두 MOSFET의 차이 때문이다. 이번 실험은 두 모스펫이 같다고 전제를 두고 실험을 진행하였다. 하지만 실제로는 이론과 같이 두 MOSFET이 같을 수 없기 때문에 이 차이로 인해서 오차가 발생하였다.
두 번째, PSpice에서 사용한 MOS의 소자 값과 실험을 진행한 MOS의 소자 값이 다르기 때문이다. 이때의 소자 값은 트랜스컨덕턴스 으로써 의 값에 따라서 달라진다. 그리고 채널 길이 변조 효과에 의한 값 때문에, 의 값이 달라지고 이로 인해서 전압 이득이 다르게 측정 되었다.

참고 자료

전자회로 실험 기초부터심화까지 (이강윤 저)
마이크로전자회로 (SEDRA / SMITH)