실험10 예비 MOSFET 공통 소오스 증폭기

목차

1. 실험 목적

2. 이론
1) MOSFET의 I-V 특성
2) Amp 회로의 구성
3) 소신호 ac 전압 및 소신호의 증폭

3. 예비실험

4. 실험기기 및 부품

5. 실험 시뮬레이션

본문내용

1. 실험 목적
본 실험의 목적은 저항을 부하로 사용한 공통 소오스 증폭기의 소신호와 대신호 입력에 대한 증폭기의 출력 특성을 측정하는 것을 목표로 한다.
MOSFET의 3가지 동작 영역과 입-출력 특성
소신호에 대한 선형 즉폭기의 동작 특성
소신호 이득
적절한 동작 전압 선택의 중요성
2. 이론
1) MOSFET의 I-V 특성
MOSFET에 게이트 전압을 인가하고 드레인 전압 v _{DS}을 변화시키면서 드레인 전류 I _{D}를 측정하면 <그림 10.1>과 같다.

<중 략>

소신호 이득을 보기 위한 실험 회로이다. V10을 바꿔가면서 바이어스 포인트 0~5범위에서 이득을 본다. 이 실험은 7), 9)에 대한 내용이다. 이 실험을 위해 위 실험에서 나온 결과 그래프를 참조한다.
위의 실험을 수행한 후 각 전압 입력에 대한 소신호 이득을 구해주었다. (드레인 전압-드레인 전압 평균)/(게이트 전압-게이트전압 평균)으로 소신호만 추려내서 이득을 구했다.
초록색이 V10이 2V였을 때고 보라색이 5.2V일 때이다. 이득이 gmRd대로 나오는 것을 볼 수 있다. 다만 가운데의 두꺼운 빨간선이 5.6V일 때의 이득인데 이득이 최대를 찍는 5.2V일 때보다 떨어진 것을 볼 수 있다. 이에대한 설명은 다음 결과로 보도록 하자.
위처럼 바이어스 포인트가 증가할 때 이득이 줄어드는 이유를 설명하기 위한 시뮬레이션이다. 게이트 전압을 DC스윕한 결과이다. 왼쪽 그래프에서 노란색은 출력전압, 분홍색은 게이트전압-문턱전압(V _{GT}) 그리고 초록색은 드레인 전류를 비교하기 위해 정수배 해 준 것이다. 전압 파형을 비교해 보면 게이트 전압이 5.3V일 때 V _{GT}보다 V _{DS}가 작아지고 이것은 트랜지스터가 트라이오드 영역으로 넘어갔다는 것을 의미한다. V _{GT}에 따라 증가하던 전류의 증가가 크게 줄어들고 따라서 저항의 전압상승도 줄어든다. 이 말은 트랜지스터의 V _{DS}하강이 줄어든다는 말과 같다. 즉, 이득이 감소한다.

참고 자료

없음