전자회로실험1 결과보고서 실험 13. MOSFET 공통소스 증폭기 주파수 특성

목차

Ⅰ. 실험결과
1. 실험Ⅰ. 전류 소오스를 부하로 사용한 능동 부하 MOSFET 공통 소오스 증폭기
1) 회로의 구성
1) 회로의 구성
2) DC 전압 레벨
3) 소신호 증폭
4) 대신호 출력 한계
5) DC 전압
6) 주파수 발생기의 소신호
7) 단일이득(Unity Gain) 주파수 및 이득-주파수 폭 곱 (Gain-Bandwidth Product)

Ⅱ. 보고서 작성
1. 공통 소스 증폭기
2. 이득을 증가시키기 위한 능동부하
3. 주파수 특성, 4)단일 이득 주파수와 이득-밴드폭의 곱
4. 소신호 모델

Ⅲ. 고찰

본문내용

4) 대신호 출력 한계
소신호의 전압을 계속 증가시키면 출력 신호가 클리핑됨을 관찰하게 된다.
- 이 현상이 발생한 후, +와 - 전압의 진폭 크기 값을 측정, 기록하고 이때의 입력 전압을 기록한다.

첫 번째 실험의 XY기능을 사용한다. 입력 파형을 오프셋-진폭 입력 형태가 아니라 low-peak로 설정하여 위아래 클리핑 부분을 깍아간다. 좌측과 같이 클리핑이 일어나는 입력전압을 끝부분만 남겨두면 클리핑이 일어나는 입력전압을 쉽게 구할 수 있다. 출력 진폭은 5V인 것을 볼 수 있다.

XY기능에서 TY출력으로 넘어간 결과이다. 역시 출력 진폭은 5V이고 입력은 1.52V와 2.08V이다. 증폭기에 입력을 넣을 때 이 범위 안쪽에서 입력해야 클리핑이 일어나지 않고 정상적인 증폭기로 동작된다는 것을 의미한다.

<중 략>

2) 이득을 증가시키기 위한 능동부하
저항을 부하로 한 경우에 비해 능동부하를 사용한 경우 소신호 이득의 측정값을 비교하라
실험 2번을 수행하지 않았지만 예비 시뮬레이션을 통해 능동부하를 사용하는 쪽이 이득이 훨씬 크다. 실제소자의 kn값을 생각해 보면 이득은 9.5정도가 나올 것이다. 비슷한 계산 방식으로 능동부하 이득을 역산하면 전류소스의 ro를 역산할 수 있는데 이번 실험에서 구한 이득 30정도로 놓고 계산하면 약 500kΩ이 나오고 이 저항값은 지난번에 실험한 실제 소자의 ro값과 비슷하다.

<중 략>

고찰
이번 실험은 증폭기의 주파수 특성에 관한 실험이었다. 우리는 높은 이미터 저항을 설정하기 위한 전류소스를 달아준 능동부하에 대해서 실험했다. 이 회로에서는 ro가 이미터 저항의 역할을 하고 이 저항은 몃백 kΩ단위로 매우 크기 때문에 이득이 매우 크다. 반대로 말하자면 입력 범위가 좁아서 입력 진폭을 설정할 때 주의해야 한다.

참고 자료

없음