디지털실험 3결과 2비트 전가산기

목차

1. 실험 결과
1) 다음 회로를 구성하고 진리표를 작성하라
2) 전가산기 회로를 구성하고 진리표를 작성하라
3) 반감산기 회로를 구성하고 진리표를 작성하라.
4) 전감산기 회로를 구성하고 진리표를 작성하라.
5) 2bit병렬 2진 가산기를 구성하여 실험하고 진리표를 작성하라.

2. 고찰

본문내용

S는 합의 결과이고 C는 자리올림이다. 두 개의 입력 중 하나만 1일 경우 S가 1이 되고 둘다 1일 경우 더하면 2가 되기 때문에 자리 올림되서 C가 1이된다.
전가산기를 구성한 회로이다. 두 개의 반가산기와 OR게이트를 이용한 것으로 표현되고, 3개의 입력과 2개의 출력을 가진다. 반가산기 에서는 이전 비트의 자리올림을 고려하지 않기 때문에 필요하다.

<중 략>

전가산기를 연결하고 Cin=0줘도 무방하다. 이전비트의 결과 중 C가 다음 비트의 입력 Cin으로 들어간다.
이것은 위 회로의 시뮬레이션 결과이다. 덧셈이 잘 되는 것을 볼 수 있다. 연속해서 병렬로 연결하면 몃비트 연산이든 할 수있다.
-전감산기를 병렬로 연결하여 2비트 이상 감산을 할 수도 있다.
실험 2의 전가산기 회로와 다른 전가산기를 구성하라
예비보고서 문제의 NAND로만 반가산기를 구성했던 것을 응용하여 NAND로만 전가산기를 구성해 봤다.
게이트 단수가 너무 늘어나면 비효율 적일 것 같아서 다음에는 AND-OR의 2단만 NAND-NAND로 바꿔 보았다.
두 회로 모두 결과는 전가산기 결과와 같다.
이번 실험은 가산기와 감산기의 원리를 이해하고 그것을 이용한 논리회로 구성능력을 키우는 실험이었다.
가산기는 1학기 디지털 공학의 중간고사 문제에도 나와서 기억하고 있었지만 감산기는 처음 보는 것이라 해석하기가 헷갈렸다. 하지만 회로를 구성하고 진리표를 작성해 가면서 이해하니 가산기와 비슷한 것을 알 수 있었고, 2비트 이상의 병렬 가산기도 쉽게 설계할 수 있게 되었다. 또, 부울대수식을 풀거나 진리표에 따라 카노맵을 그려 간단한 식을 만드는 과정을 통해 1학기때 배웠던 기본적인 내용들을 복습 할 수 있었다.
디지털 문제를 보면 NAND게이트만을 이용하여 설계하여라~ 하는 문제가 많은데 그것은 NAND게이트가 모든 논리식을 표현할 수 있기 때문에 함수적으로도 완벽하고 차지하는 공간이 적고, 비용도 싸서 실제 사용하는 비율이 많아서 라고 한다.

참고 자료

없음