디지털실험 10 예비 4-Phase clock

목차

1. 실험 목적

2. 이론

3. 문제
1) 앞서 익힌 위상 발생기를 응용하여 CLK를 임의로 주었을 때 특정 빛을 발하는 회로를 구성하라
2) Clock 발생기의 동작원리를 기술하시오.
3) 1-pulse clock, 2-pulse clock 및 그 밖의 pulse clock에 대해 알아보자.

4. 실험 준비물

5. 실험 방법
1) <그림 10-2>처럼 회로를 만들고, 클럭 입력에 구형파를 인가하라. 오실로스코프를 플립플롭 출력 Qa에 동기시키고 채널 A로 Qb를 관찰하라. Qa와 Qb를 비교하여 클럭에 대한 각 출력파형을 그려라.
2) Y0, Y1, Y2, Y3의 출력을 관찰하고, 파형을 그려보아라.
3) 오실로스코프를 φ1에 동기 시키고 채널 A에 φ1을 연결한 후 φ1에 대하여 각 파형을 그려보아라.
4) <그림 10-3>과 같은 파형이 나타나도록 <그림 10-2>의 회로를 변화시키고 측정하라.

본문내용

실험 목적
1. 비중첩 클럭펄스를 발생시키기 위해 ‘139의 사용법을 익힌다.
2. ‘139를 사용하여 발생된 클럭파형의 이상여부를 확인한다.

이론
다위상클럭은 여러 주기 혹은 동일 주기의 클럭신호가 서로 다른 위상으로 중첩 혹은 비중첩으로 구성한다. 특히 다중상클럭은 신호의 발생이 어렵지만 회로를 제어하기가 용이한 점에서 디지털 시스템에서 많이 사용된다. 예를 들면 마이크로프로세서는 보통 Φ1, Φ2로 불리는 비중첩의 2상 클럭을 필요로 한다. 그러나 동시에 두 개의 파형이 양의 레벨로 되는 것을 피해야 하는 주의가 필요하다. 따라서 양의 펄스는 비중첩된다고 말한다.

4상 클럭(4-phase clock)
이 실험에서 4상 클럭은 3종류의 IC를 연결하여 구성한다. 7404 inverter, 7476 JK flip-flop. 74139 1-4 decoder는 앞의 실험에서 사용된 소자들이다. 이 세 개의 IC는 4개의 클럭파형 Φ1, Φ2, Φ3, Φ4를 발생시키기 위해 <그림 10-2>처럼 연결되었다. 각각으 l파형은 부의 펄스로 구성되어 있고, 주어진 시간에 단지 하나의 부의 펄스 파형만이 발생된다.

문제
1. 앞서 익힌 위상 발생기를 응용하여 CLK를 임의로 주었을 때 특정 빛을 발하는 회로를 구성하라
특정 빛을 발한다는 말이 무었인지는 잘 모르겠지만, 지난 설계에 이용했던 7세그먼트 표시기를 이용한다면

위 회로에 입력을 이번 실험의 출력으로 넣고 (각각 다른 0이되는 순간이 있으므로)결선을 재설계하면 숫자로 표시 한다던지 하는 방법이 있을 것이다. 만약 그렇게 설계한다면 세그먼트의 숫자가 계속 바뀔 것이고 클락 주기를 늘리면 더 천천히 바뀔 것이다.

참고 자료

없음