아주대 논리회로실험 실험예비2 CMOS 회로의 전기적 특성 예비보고서
- 최초 등록일
- 2014.10.04
- 최종 저작일
- 2009.09
- 7페이지/
한컴오피스
- 가격 1,500원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
아주대 논리회로실험 최연익교수님 A+받은 레포트입니다.
한번도 배포된적 없는 100% 창작 자료입니다.
CMOS 회로의 전기적 특성 예비보고서 관련 레포트입니다.
많은 도움 되시길 바랍니다.
목차
1. 이론
(1) CMOS
(2) Logic Levels & DC Noise Margins (DC특성)
(3) Schmitt-Trigger Inverters
(4) Resistive Load (DC특성)
(5) Speed (AC 혹은 Switching 특성)
2. 예비보고서 문제
(1) CMOS Inverter의 동작에 대해 설명하시오. 또한, CMOS NAND 게이트와 NOR 게이트의 회로도를 그려 보시오.
(2) 실험에서 사용하는 Philips 74HC04N의 데이터시트의 값을 이용하여 HC-CMOS logic family의 Logic level을 그리시오.
(3) 천이시간(Transition time)과 전달지연(Propagation delay)의 정의를 각각 쓰고 말로 설명하시오.
(4) Schmitt-trigger inverter가 noise의 영향을 덜 받는 이유를 설명하시오.
(5) 실험 자료실에 올려진 74HC04N, SN74HC14의 데이터시트를 출력하여 예비보고서에 포함시키고 실험에서 참고 자료로 사용하시오.
3. 실험 시뮬레이션
1) 실험 1. Logic Levels & DC Noise Margins
2) 실험 2. Schmitt-Trigger Inverters
3) 실험 3. Resistive Load
4) 실험 4. Speed
본문내용
● 이론
(1) CMOS(Complementarymetal–oxide–semiconductor): + 쪽을 담당하는 PMOS와 -(gnd)를 담당하는 NMOS를 상보대 칭형으로 하여 만든 것을 의미함. 이전에는 NMOS에 pull up저항을 달거나, PMOS에 pull down 저항을 달아 만 들었지만. 이경우 소비전력이 높고, 속도가 느리다는 단점이 있다. 그래서 만든것이 cmos로서 소비전력은 작 으면서 노이즈에 강하고 속도는 훨씬 빨라짐.
(2) Logic Levels & DC Noise Margins (DC특성)
논리회로에서 사용하는 논리값은 1(High = VCC), 0(Low = GND)의 두 종류이다. 그러나 실제의 물리적인 논 리소자들이 취하는 전류, 전압 값들은 연속적이다. 따라서 이러한 연속적인 값들에 대해 논리소자들은 High, Low의 범위를 지정하여 사용한다. High는 VOHmin ~ VIHmin 범위를 사용하고 Low는 VILmax ~ VOLmax 를 사용하게 되는데 이 범위가 바로 Noise Margin이며 다음 그림과 같다.
<중 략>
(4) Schmitt-trigger inverter가 noise의 영향을 덜 받는 이유를 설명하시오.
Schmitt-trigger inverter는 인버터 입력단에 슈미트 트리거 기능을 추가한 것으로 볼 수 있다. 출력전압이 H->L로 천이할 때는 입력 문턱접압(threshold voltage)이 VT+이고, 출력전압이 L->H로 천이할 때의 입력 문턱전압이 VT-이다. 이때, VT+와 VT-의 차이인 VH를 Hysteresis라고 부른다. 결국엔 입력이 Abnormal 영역에서 노이즈에 의해 영향을 받더라도 출력은 변화를 일으키지 않는 특성을 가져서 노이즈에 강한 성질을 가지게 되어 노이즈의 영향을 덜 받는 것 이다. 보통의 슈미트 트리거 인버터의 Hysteresis는 0.9V 정도이다.
참고 자료
없음