9주차 register and shift register

목차

I. 실험과정
1. Register
1) 회로도사진
2) 파형사진
3) 보드연동사진
2. Shift Register
1) 회로도사진
2) 파형사진
3) 보드연동사진
3. Ring Counter
1) 회로도사진
2) 파형사진
3) 보드연동사진

II. 실험고찰
4. shift_reg_block
1) 회로도사진
2) 파형사진

본문내용

실험목적
- Register와 shift register, ring counter을 이해하고, 특성을 실험으로 익힌다.

실험과정
1. Register의 회로를 구현하기 위해 Quatrus ll를 이용하여 회로를 구현한 후 ModelSim 값과 보드에서의 동작을 확인 한다.
1) 회로도사진
위의 사진은 Register의 회로도를 나타낸 그림이다. 이 사진으로는 Register의 입력으로 clk과 en, rst, in값이 들어가고 결과로 out값이 나온다는 것 밖에 알 수 없지만, 교재에서 배운대로 아마 이 레지스터는 4비트의 입력값과 출력을 가지기 때문에 flipflop 4개와 다른 기능을 할 수 있게 만드는 gate로 구성되어 있다는 것을 추측할 수 있다.
Register의 입력에서 en은 각각의 flipflop과 연결되어 Register가 작동을 할지 안할지 결정하게 되며, rst은 처음에 flipflop들의 값들을 0으로 초기화 시켜주는 기능을 한다. 또한 clk은 50ns마다 값이 변화하며, 이 clk의 올라가는 시점의 입력값(상승 edge trigger 방식)이 en=1이라면 결과로 출력되게 된다. 아래의 파형사진에서 그것을 확인할 수 있었다.
2) 파형사진
위의 Register를 ModelSim을 활용하여 파형을 얻은 결과이다.
파형을 분석해보자면 clk은 50ns마다 올라갔다 내려갔다를 반복하고 있다. rst은 처음에 시작할 때 register안의 flipflop의 값을 초기화 시키기 위해 50ns만 1을 유지하고 있으며, in값은 100ns마다 0000 → 0010 → 0100 → 0101 → 0110 → 0111로 이동하는 것을 확인할 수 있다. en은 230ns에서 1로, 320ns에서 0으로, 370ns에서 1로, 470ns에서 0으로 변하는 것을 확인할 수 있었다.
이 이제 결과를 분석해보자면 0~230ns까지는 en=0이기 때문에 결과는 무조건 0이 나온다. 그 뒤로는 이 실험에서의 register는 상승 edge trigger이기 때문에 clk가 0 → 1로 바뀌는 시점의 in 값이 en=1이라는 조건하에서 결과로 출력된다.

참고 자료

없음