비반전증폭회로

목차

1. 목적
2. 이론
3. 실험설계
4. 실험
5. 결론

본문내용

1. 목 적

- 비 반전 증폭기를 통해 각각의 입력과 출력의 인피던스에서 안정된 전압이득을 얻을 수 있다.

- 이렇게 얻은 안정된 전압이득을 직접 실험하여 비교하여 오차를 구할 수 있다.

2. 이 론

(1) 비반전 증폭기

- 비반전 증폭기는 높은 입력임피던스, 낮은 출력임피던스 및 안정된 전압이득때문에 근사적으로 이상적인 전압 증폭기다.출력단자와 연산증폭기의 반전입력단자인 (-)에 저항이 연결되어 있고 이를 부궤환이라고 한다. 이로 인해 가상접지가 발생하게 되고 이렇게 발생된 전압 이득 값은

Av = Vout/Vin = 1 + R2/R1

위의 식으로부터 전압이득(Av)를 구할 수 있고, 위의 식에서 출력전압과 신호전압간의 위상차가 0임을 알 수 있다.

- 기본적인 비 반전 증폭기는 위와 같은 구조를 가진다. 비 반전 증폭기는 피드백 시스템에 의해 비반전 입력 전압값과 반전 입력 전압값은 같아지게 되고, 모두 Vin을 가진다. 이럴 경우 R1의 양단에 걸린 전압은 Vin이 되고 R1을 통해 흐르는 전류는 I = Vin/R1이 된다. 위의 증폭기에서 OP-AMP의 내부 임피던스를 무한대로 보았을때 이 전류는 오직 R2를 통해서 흐르게된다.
R2의 양단에 걸린 전압은 (Vin - Vout)/R1 = [Vout-(Vin-Vs)]/R2 이다.
그리고 OP-AMP의 이득을 Ao로 보았을 때 Vout값은 Vout = AoVs, Vs = Vout/Ao 의 값으로 전압이득은 내부 임피던스 값에 따라 무한대로발산한다. 즉 Vs는 0이 된다.여기서 위에 흐르는 출력전압값 Vout = (R2/R1)Vin + Vin로 구할 수 있다.이 회로에서는 결과적으로 비 반전 증폭기의 전압이득은 R1의 값을 아무리크게 하더라도 항상 1.0 보다 커진다. 입력신호가 OP-Amp의 비 반전 입력단자에 가해지기 때문에 출력전압은 언제나 입력전압과 동위상이 된다.
즉 입력전압이 정으로 될 때, 출력전압도 정으로 된다는 것이다.입력전압과 출력전압의 차이는 단지 출력전압이 입력전압보다 1+R2/R1배만큼 크게 된다는 것이다.

참고 자료

없음