[대충] 예비 VHDL을 이용한 순차회로 구현

소개글

디지털공학실험 VHDL을 이용한 순차회로 구현에 대한 예비 자료입니다.
기존 등록된 자료들을 보시면 너무나 방대한 내용,
체계적인 정리에 부담스러워 직접 작성했습니다.
실험과목은 기본적으로 1학점이고,
보고서의 경우 기한내 제출만 하시면 10점 만점 중 기본점수가 7~8점입니다.
학점은 보고서가 아닌 시험으로 좌우되기에 보고서를 대충 쓰실분들만 다운 받으시길 바랍니다.

목차

1. 실험 목적
2. 실험 이론
3. 예비보고 사항
4. 실험

본문내용

1. 실험 목적
기본적인 소자인 래치와 플립플롭의 VHDL 구현에 대하여 이해하고, 래치와 플립플롭을 이용한 카운터를 VHDL로 설계한다.

2. 실험 이론
가. 순차논리회로
순차회로는 현재의 입력뿐만 아니라 회로 내부에 기억된 이전 상태의 값에 따라 현재의 출력 값이 결정되는 회로이다.
① 동기식 순차논리회로
동기식 순차논리회로란 회로에 클럭 펄스가 들어오는 시점을 기준으로 회로의 입력 신호로 부터 회로의 동작을 정의할 수 있는 시스템이다.
② 비동기식 순차논리회로
비동기식 순차논리회로는 입력 신호가 차례로 전달되어 순차적으로 출력이 넘어가 최종단에 서 최종출력 신호가 출력된다,
③ RS 래치
④ D 래치
⑤ RS 플립플롭
⓺ D 플립플롭
⓻ JK 플립플롭
나. 카운터
① 카운터 종류와 특징
② 카운터 설계
상태도를 결정한 다음에는 상태도에 맞추어 입, 출력 단자를 정하고 각각의 성질을 결정한다. 입, 출력 단자들의 성질을 이용 상태도에 맞게 VHDL로 프로그래밍하면 카운터 설계가 끝이 난다.

참고 자료

없음