JFET 바이어스 회로 설계 예비레포트

목차

1. 이론
1) 고정 바이어스 회로
2) Self 바이어스 회로
3) 전압 분배 바이어스 회로
4) 증가형 MOSFET 바이어스 회로

2. 실험순서
1) IDSS 와 VP 결정
2) 자기 바이어스 회로 설계
3) 전압 분배기 바이어스 회로
4) 컴퓨터 실습

본문내용

우리가 흔히 설계해 보는 회로이다.이를 Gate Bias라고 부르며, 가장 좋지 않은 Bias 회로라고 할 수 있다.소자와는 관계없는 일정한 바이어스 전압, 전류를 얻는 방법이다.온도에 따라서 많이 변하기 때문에 안정한 동작을 기대한긴 힘들다.Gate 전압은 역바이어스 전압인 Gate Source 간의 전압을 설정하기 위해여 사용되며,Gate 단자에 걸리는 전류는 없다.

<중 략>

JFET에서 흔히 사용되는 구조이다. 이름하여 Self Bias라는 칭호를 사용하고 있다.자체의 전류나 전압을 가지고 바이어스 전압, 전류를 얻는 방법이다.Source 단에 연결되는 저항값을 이용하여 Gate 단자로 하여금 전위차이를 느끼게 하는 방법이다.Drian-Source 간의 전류 값과 Source 단의 저항을 곱하여 나온 값을 Source 단의 전압이라고 할 때, 만약에 Source 단의 전압이 2V이라면, Gate 단자에서 느껴는 전압은 -2V가된다.따라서 온도가 변해도 변화량이 고정바이어스처럼 불안정하지는 않다.

참고 자료

없음