실험5 단상 위상제어 정류기

목차

1. 개요
2. 시스템 구성
3. 참고문헌

본문내용

L이 매우 크다고 가정하면 출력전류의 지연은 무한히 길어집니다. 이것을 simulation 하기 위해 매우 큰 유도성 부하 대신 직류전원으로 가정하여 simulation하였습니다. 다이오드 1, 4를 같은 하나의 Gating Block(59.677 69.677으로 설정)으로 신호를 주었고, 다이오드 2, 3도 하나의 Gating Block(239.677 249.677으로 설정)으로 신호를 주었습니다.
Simulation 결과, 한 주기(, ) 평균값 100.2957[]을 확인할 수 있었습니다. 이론값에 매우 근접한 결과를 얻을 수 있었습니다. 정확한 평균값을 얻기 위해서 simulation 설정을 다음과 같이 설정하였습니다. Print Time을 0.1[sec]로 설정해주었기 때문에 한 주기 시간인 0.01667[sec]를 더해 Total Time은 0.02667[sec]로 설정하여 simulation 상에 정확한 한 주기가 표시되도록 하였습니다.

참고 자료

노의철 외 2명, 『전력전자공학 3판』, 문선당, 2011, pp. 140-144.