전자공학실험 2단증폭기 프로젝트 결과보고서

소개글

전자공학실험 텀프로젝트였던 2단증폭기에 대한 모든 것이 다 들어있습니다. 고찰도 물론 포함입니다.
보고서 작성자인 저는 대학교 모든 전공과목에서 A+학점 받았습니다. 그만큼 내용, 구성 튼튼하고 믿고 쓰시면 됩니다.

목차

Ⅰ. 서론
1. 설계 목표
2. 설계 이유
3. Time Table

Ⅱ. 관련 이론
1. E-MOSFET
2. MOSFET 동작 영역

Ⅲ. AC/DC 해석 및 주파수 해석
1. AC 해석
1) 수식을 통한 해석
2) 시뮬레이션을 통한 해석
2. DC해석
3. 주파수 해석

Ⅳ. 회로도

Ⅴ. Netlist & Simulation
1. Netlist
2. Simulation
1) 시간 영역에서의 결과 파형
2) 주파수 영역에서의 결과 파형

Ⅵ. 결론 및 고찰

본문내용

전자공학과 학생의 마지막 실험인 전자회로실험을 들으며 자주 사용했던 mosfet과 여러 소자를 이용해 주어진 조건에 맞게 계산을 한 후 2단 증폭기를 만들기 위해서이다. 여기서 주어진 조건은 다음과 같다.

<중 략>

우리는 세 번째 전자공학실험 FET특성 및 증폭기에서 JFET, MOSFET의 특성을 알아보고 증폭기에 대해서도 실험을 진행해보았다. 설계에 사용된 2N7000은 MOSFET 중에서도 증가형 MOSFET(E-MOSFET)이다. E-MOSFET은 그림과 같이 소스와 드레인 사이에 도핑된 N채널이 존재하지 않는다. 그럼에도 전류가 흐르는 이유는 게이트전압에 양의 전압을 걸어 자유전자를 P영역으로 끌어들여 N형 반전층을 형성시켜 소스에서 드레인으로 전자가 이동 할 수 있는 것이다. 또한 증가형 MOSFET (Enhancement-type MOSFET, E-MOSFET)은 채널을 유기할 필요 있다. 즉, 게이트 전압 > (문턱전압)이어야 한다. 게이트 전압이 0 이면, 전도채널이 형성되지 않아 = 0 으로 차단상태가 된다. 그리고 소스-드레인 사이에 약 1012Ω의 높은 저항을 갖는다. E-MOSFET은 nMOS와 pMOS 두 가지가 존재한다. Enhancement-type nMOS는 그림 2와 같이 p형 기판 위에 게이트 양쪽에 n형 소스(source) 및 드레인(drain) 있고, 소스 및 드레인은 물리적으로 동일하다. 따라서 서로 위치를 바꿀 수 있다. 그리고 Enhancement-type pMOS는 n형 기판 위에 게이트 양쪽에 p형 소스 및 드레인이 있는 것이다.

<중 략>

위 그림의 (A)는 gate의 전압 영향에 따른 drain-source간 전류를 보여 주고 있다. Gate-Source의 전압이 (+ , -)가 될 수 있음에 주의해야 한다. JFET에서는 이러한 현상이 없다. (B)는 MOSFET가 포화 상태에 있을 때 drain-source의 전압은 3V 이상에서는 gate에 어떠한 전압이 오더라도 별 영향을 받지 않음을 알 수 있다.

참고 자료

없음