전자회로실험(이미터 접지 증폭기_예비)

목차

1. 실험 목적

2. 이론
2.1 전압 증폭기
2.2 이미터 접지 증폭기

3. 사용 장비 및 부품

4. 실험 방법
4.1 이미터 접지 증폭 회로
4.2 출력 파형의 왜곡 현상 관찰

5. 예비 보고 사항

본문내용

위의 그림은 이미터 접지 증폭기 회로이다. 위 회로에서 는 입력단에 직류 바이어스전압을 인가하기 위해 사용된 저항이고, 는 출력단에 적절한 직류 바이어스전압을 인가하기 위해 사용하는 저항이다. 는 바이어스 안정화에 매우 중요하지만 이득을 감소시킨다. 따라서 이득의 감소를 막기 위해 바이패스 커패시터 를 도입한다. 는 직류성분에서는 개방 회로로 동작되어 저항 에 의해 이미터단에 직류 바이어스 전압이 인가되는데 전혀 영향을 미치지 않고 교류성분에서는 바이패스 커패시터가 단락 회로로 동작하기 때문에 는 없는 회로가 되어 전압 이득의 감소를 피할 수 있다. 얼리 효과를 무시할 때 증폭기의 입력 저항, 출력 저항, 전압 이득 관계식은 다음과 같다.(결합 커패시터와 바이패스 커패시터는 모두 단락 회로로 놓는다.)

참고 자료

없음