27과 차동증폭기 회로 예비
- 최초 등록일
- 2015.10.26
- 최종 저작일
- 2014.10
- 7페이지/ MS 워드
- 가격 1,500원
목차
1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌
본문내용
BJT 차동증폭기의 특성
- 단일출력 Vo = Vo2 - Vo1를 갖는 경우의 차동모드 이득은 A=gmRc이다.
- 차동증폭기의 차동모드 입력 저항은 클수록 좋으나, Ri = 2r로 그리 크지 않다.
- 정전류원의 출력저항 Ro가 클수록 차동증폭기의 공통모드 이득이 작다.
- 차동증폭기의 CMRR을 크게하기 위해서는 큰 출력저항 Ro를 갖는 정전류원 회로를 사용해야 한다.
FET 차동증폭기의 특성
- FET에 대한 차동증폭기의 전압이득의 크기는 A = gmRd/2 이다.
실험회로 및 시뮬레이션 결과
실험1. BJT 차동증폭기의 DC 바이어스
그림 27-1 회로를 구성한 후에 DC바이어스 전압과 전류의 값을 측정하도록 한다. 그리고 각 트랜지스터의 DC 바이어스 전압을 측정하여 기록하고 각 트랜지스터에 대한 값을 비교하여 두 트랜지스터가 잘 매칭되었는지 확인하도록 한다.
참고 자료
B. Razavi, “Fundamentals of Microelectronics,” John Wiley, 1st Edition, 2007, chapter 5
www.alldatasheet.co.kr/ '데이터 시트 및 부품'
전자회로 실험 제 10판, pp.332 - 348