연산증폭기(Operational Amplifier)의 특성과 기본회로 결과 report

소개글

a+ 받은 레포트입니다.

목차

1. 실험 제목
2. 결과 분석
3. 오차이유
4. 문제
5. 토의

본문내용

1. 실험 제목
연산증폭기(Operational Amplifier)의 특성과 기본회로

2. 결과 분석
1. 다음 그림 12.1의 회로를 구성하고, 출력전압 V0를 측정하여 입력 offset 전압을 구하라 이하 모든 실험에서 연산증폭기의 +15V 단자와 접지, -15V 단자와 접지 사이에 각각 0.1uF 세라믹커패시터(회로도에는 그려져 있지 않음)를 접속한다.

- 실험 시 Bread Board에 위의 회로를 구성하였다. 접지와 (+), (-)의 세 가지를 Bread Board에 넣기 위하여 접지 부분은 철사를 이용하여 묶어서 접속을 시켰다. 이렇게 하여 각 각 (+)(-)15V단자와 커패시터를 또한 접속하여 멀티미터를 통해 V0를 측정하였다.
- 실험으로는 V0의 값의 –9.8mV의 값이 측정되었다. 입력 offset 전압은,
의 값을 유도할 수가 있다. 이론상으로는 Vi의 값이 –0.91으로 예상하였으므로, 오차는 0.02mV의 정도의 오차가 발생하였다.

참고 자료

없음